JPH01237742A - メモリ保護回路 - Google Patents
メモリ保護回路Info
- Publication number
- JPH01237742A JPH01237742A JP63065992A JP6599288A JPH01237742A JP H01237742 A JPH01237742 A JP H01237742A JP 63065992 A JP63065992 A JP 63065992A JP 6599288 A JP6599288 A JP 6599288A JP H01237742 A JPH01237742 A JP H01237742A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power supply
- main power
- circuit
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電源断時にＣＭＯＳメモリ等のメモリ内容を
保護するメモリ保護回路に関するものである。
保護するメモリ保護回路に関するものである。
第３図は例えば特開昭６２−３１４６０号公報に示され
た従来のメモリ保護回路を示す図である。図において、
（１）は主電源供給回路、（２）は補助電源、（３）は
電源切替回路、（４）は電圧監視回路、（５）は電圧監
視回路、（６）は基準電圧源、（７）はメモリアクセス
禁止回路、（８）はメモリをそれぞれ示している。ただ
し、電圧監視回路（４）の電圧低下検出電圧は、電圧監
視回路（５）の電圧低下検出電圧より低いものとする。
た従来のメモリ保護回路を示す図である。図において、
（１）は主電源供給回路、（２）は補助電源、（３）は
電源切替回路、（４）は電圧監視回路、（５）は電圧監
視回路、（６）は基準電圧源、（７）はメモリアクセス
禁止回路、（８）はメモリをそれぞれ示している。ただ
し、電圧監視回路（４）の電圧低下検出電圧は、電圧監
視回路（５）の電圧低下検出電圧より低いものとする。
次に動作について説明する。いま、主電源断により主電
源電圧が低下してくると、まず電圧監視回路（５）が検
知し、メモリアクセス禁止回路（７）に対して検知信号
（１１５）を送出する。これによりメモリアクセス禁止
回路１７）は、メモリ（８）に対しメモリアクセス禁止
信号（１２０）を送出し、メモリデータ書込みが禁止さ
れる。次いで、さらに主電源電圧が低下してくると、電
圧監視回路（４）が検知し、電源切替回路（３）に対し
て検出信号（１１０）を送出する。これにより電源切替
回路（３）はメモリ（８）への’、ｕ源供給を主電源か
ら補助型１１４７１２１に切替え。
源電圧が低下してくると、まず電圧監視回路（５）が検
知し、メモリアクセス禁止回路（７）に対して検知信号
（１１５）を送出する。これによりメモリアクセス禁止
回路１７）は、メモリ（８）に対しメモリアクセス禁止
信号（１２０）を送出し、メモリデータ書込みが禁止さ
れる。次いで、さらに主電源電圧が低下してくると、電
圧監視回路（４）が検知し、電源切替回路（３）に対し
て検出信号（１１０）を送出する。これにより電源切替
回路（３）はメモリ（８）への’、ｕ源供給を主電源か
ら補助型１１４７１２１に切替え。
メモリデータの内容を保護する構成となっている。
〔発明が解決しようとする課題］
従来のメモリ保４夕回路は以上のように構成されている
ので、例えば主電源の電圧低下によるメモリアクセス禁
止信号発生が、ＣＰＵのメモリライトサイクル中であっ
た場合、メモリがメモリアクセス禁止信号により使用不
可となり、データが正確に書き込めず、メモリ内容を破
壊する恐れがあるなどの課題があった。
ので、例えば主電源の電圧低下によるメモリアクセス禁
止信号発生が、ＣＰＵのメモリライトサイクル中であっ
た場合、メモリがメモリアクセス禁止信号により使用不
可となり、データが正確に書き込めず、メモリ内容を破
壊する恐れがあるなどの課題があった。
この課題を解消する方法としては、ＣＰＵからのメモリ
ライト信号もしくはメモリセレクト信号のどちらか一方
とメモリアクセス禁止信号とをＡＮＤゲートで結合させ
ることにより、メモリへのデータ書込終了までメモリア
クセス禁止信号送出を遅らせる方法が考えられるが、こ
の時のメモリへのデータ書込動作は、二次側主電源の電
圧低下中での動作であり、不安定動作になることは否め
ず、メモリデータの破壊の恐れがあった。
ライト信号もしくはメモリセレクト信号のどちらか一方
とメモリアクセス禁止信号とをＡＮＤゲートで結合させ
ることにより、メモリへのデータ書込終了までメモリア
クセス禁止信号送出を遅らせる方法が考えられるが、こ
の時のメモリへのデータ書込動作は、二次側主電源の電
圧低下中での動作であり、不安定動作になることは否め
ず、メモリデータの破壊の恐れがあった。
この発明は上記のような課題を解消するためになされた
ものであり、電源断時にメモリのデータを破壊すること
のないメモリ保護回路を得ることを目的とする。
ものであり、電源断時にメモリのデータを破壊すること
のないメモリ保護回路を得ることを目的とする。
この発明に係るメモリ保護回路は、主電源断時に電源断
検知信号とメモリアクセス禁止信号を送出する手段を主
電源供給回路に備え、この２信号をそれぞれ前者はＣＰ
Ｕに、後者はメモリアクセス禁止回路に入力するととも
に、主電源低下時に主電源から補助電源に切替える手段
を設けたものである。
検知信号とメモリアクセス禁止信号を送出する手段を主
電源供給回路に備え、この２信号をそれぞれ前者はＣＰ
Ｕに、後者はメモリアクセス禁止回路に入力するととも
に、主電源低下時に主電源から補助電源に切替える手段
を設けたものである。
この発明におけるメモリ保護回路は、主電源断時にまず
主電源供給回路からの電源断検知信号に基いてＣＰＵを
所定の処理を行った後ホールド状態にさせ、しかるのち
主電源供給回路からのメモリアクセス禁止信号に基いて
メモリアクセスを禁止してメモリをデータ書込み不可の
状態にし、その後生？［低下時にメモリとメモリアクセ
ス禁止回路の電源を主事、源から補助電源へ切替える。
主電源供給回路からの電源断検知信号に基いてＣＰＵを
所定の処理を行った後ホールド状態にさせ、しかるのち
主電源供給回路からのメモリアクセス禁止信号に基いて
メモリアクセスを禁止してメモリをデータ書込み不可の
状態にし、その後生？［低下時にメモリとメモリアクセ
ス禁止回路の電源を主事、源から補助電源へ切替える。
［発明の実施例］
以下、この発明の一実施例を図面に基いて説明する。第
１図は本メモリ保護回路の構成を示す接続図である。第
２図はこの実施例回路の動作を示すタイムチャートであ
る。
１図は本メモリ保護回路の構成を示す接続図である。第
２図はこの実施例回路の動作を示すタイムチャートであ
る。
まず、この実施例回路の構成を図について説明する。第
１図において、（１１１は主電源から主電源を各回路に
供給する機能と主電源断時にＣＰ Ｕ ＩＩ！Ｊに対し
て電源断検知信号（１１０）を、メモリアクセス禁止回
路（７）に対してメモリアクセス禁止信号（１２０）を
供給する機能をもつ主電源供給回路、（１３は主電源の
電圧が補助電源（２）の電圧以下になった時、主電源か
ら補助電源に電圧を切替える電源切替回路、１１９１は
メモリ（８）に対してアクセスするＣＰＵである。
１図において、（１１１は主電源から主電源を各回路に
供給する機能と主電源断時にＣＰ Ｕ ＩＩ！Ｊに対し
て電源断検知信号（１１０）を、メモリアクセス禁止回
路（７）に対してメモリアクセス禁止信号（１２０）を
供給する機能をもつ主電源供給回路、（１３は主電源の
電圧が補助電源（２）の電圧以下になった時、主電源か
ら補助電源に電圧を切替える電源切替回路、１１９１は
メモリ（８）に対してアクセスするＣＰＵである。
次に動作について第１図、第２図に基いて説明する。主
電源断と共に主電源供給回路（１１１は主電源断を検知
し、ＣＰ Ｕ ｆｌ！Ｉｔに対して電源断検知信号（１
１０）を送出する。この信号に基いてＣＰＵ弱は必要情
報の退避など所定の処理を行った後ホールド状態になり
、メモリ（８）へのアクセスを停止する。次に主電源供
給回路（１υはメモリアクセス禁止回路（７）に対して
メモリアクセス禁止信号（１２０）を送出する。この信
号に基いてメモリアクセス禁止回路（７）は、メモリ（
８）を動作不可の状態にし、メモ１月８）のデータ内容
が保護される。ただし、メモリアクセス禁止信号（１２
０）の送出は、電源断検知信号（１１０）の送出時より
一定時間ｔ１遅れて送出され、しかも電源断検出信号（
１１０）の送出時よりＣＰ Ｕ （１９）がホールドす
るまでの時間をｔｌとするとｔｌ） ｔｘとなるように
設定されている。
電源断と共に主電源供給回路（１１１は主電源断を検知
し、ＣＰ Ｕ ｆｌ！Ｉｔに対して電源断検知信号（１
１０）を送出する。この信号に基いてＣＰＵ弱は必要情
報の退避など所定の処理を行った後ホールド状態になり
、メモリ（８）へのアクセスを停止する。次に主電源供
給回路（１υはメモリアクセス禁止回路（７）に対して
メモリアクセス禁止信号（１２０）を送出する。この信
号に基いてメモリアクセス禁止回路（７）は、メモリ（
８）を動作不可の状態にし、メモ１月８）のデータ内容
が保護される。ただし、メモリアクセス禁止信号（１２
０）の送出は、電源断検知信号（１１０）の送出時より
一定時間ｔ１遅れて送出され、しかも電源断検出信号（
１１０）の送出時よりＣＰ Ｕ （１９）がホールドす
るまでの時間をｔｌとするとｔｌ） ｔｘとなるように
設定されている。
メモリアクセス禁止信号（１２０）の送出より一定時間
ｔ３経過後、主電源の電圧が低下し始め、主電源の電圧
が補助電源（２）の電圧以下になると電源切替回路日は
主電源から補助電源（２）に切替え、メモリ（８）のデ
ータ内容は保持される。
ｔ３経過後、主電源の電圧が低下し始め、主電源の電圧
が補助電源（２）の電圧以下になると電源切替回路日は
主電源から補助電源（２）に切替え、メモリ（８）のデ
ータ内容は保持される。
主電源が再び入力された場合、まず電源が切替わり、そ
の後でメモリアクセスの禁止が解除される。ＣＰ Ｕ
ｉｌｌはメモリアクセス禁止信号（１２０）をリセット
信号として受取ることにより、メモリアクセス解除と共
にリスタートさせることができる。
の後でメモリアクセスの禁止が解除される。ＣＰ Ｕ
ｉｌｌはメモリアクセス禁止信号（１２０）をリセット
信号として受取ることにより、メモリアクセス解除と共
にリスタートさせることができる。
従って、電源断時にまずＣＰＵをホールド状態にし、そ
の次にメモリアクセスを禁止状態にするため、ＣＰＵの
メモリライトサイクル中にメモリアクセスが禁止状態に
なることを防ぐことができる。また、主電源の低下が、
メモリアクセス禁止状態になってから始まるため、ＣＰ
Ｕのホールド−メモリのアクセス禁止といずれの動作も
主”ｒ（（ｇが安定している状態の下で行うことが可能
となる。
の次にメモリアクセスを禁止状態にするため、ＣＰＵの
メモリライトサイクル中にメモリアクセスが禁止状態に
なることを防ぐことができる。また、主電源の低下が、
メモリアクセス禁止状態になってから始まるため、ＣＰ
Ｕのホールド−メモリのアクセス禁止といずれの動作も
主”ｒ（（ｇが安定している状態の下で行うことが可能
となる。
なお、上記実施例では、主電源再入力時にメモリアクセ
ス禁止信号（１２０）をＣＰ Ｕ ｆ１９のりスタート
用のリセット信号としたものを示したが、リセット信号
を別口路で構成して入力しても、メモリアクセス禁止が
解除されてからＣＰ Ｕ ！１９）がリスタートするよ
うなタイミングで入力されているのであれば上記実施例
と同様の効果を奏する。
ス禁止信号（１２０）をＣＰ Ｕ ｆ１９のりスタート
用のリセット信号としたものを示したが、リセット信号
を別口路で構成して入力しても、メモリアクセス禁止が
解除されてからＣＰ Ｕ ！１９）がリスタートするよ
うなタイミングで入力されているのであれば上記実施例
と同様の効果を奏する。
〔発明の効果Ｊ
以上のように、この発明によれば、主電源断時にまずＣ
ＰＵの動作を停止させホールド状態とし、その後メモリ
をアクセス禁止状態にし、しかるのち主電源の電圧を低
下させるように構成したので。
ＰＵの動作を停止させホールド状態とし、その後メモリ
をアクセス禁止状態にし、しかるのち主電源の電圧を低
下させるように構成したので。
ＣＰＵがライトアクセス実行中にメモリアクセ；、禁止
状態が生じることに起因するメモリデータの破壊を防ぐ
効果があり、また、主電源の電圧がまだ安定状態の間に
ＣＰＵのホールドやメモリアクセスの禁止などの一連の
動作が行えるため、確実なメモリデータ保護を行える効
果がある。
状態が生じることに起因するメモリデータの破壊を防ぐ
効果があり、また、主電源の電圧がまだ安定状態の間に
ＣＰＵのホールドやメモリアクセスの禁止などの一連の
動作が行えるため、確実なメモリデータ保護を行える効
果がある。
第１図はこの発明の一実施例によるメモリ保護回路を示
す回路図。第２図はこの発明の一実施例によるメモリ保
護回路の動作を示すタイム、チャート。第３図は従来の
メモリ保護装置を示す回路図である。 なお、図中、同一符号は同一、又は相当部分を示す。
す回路図。第２図はこの発明の一実施例によるメモリ保
護回路の動作を示すタイム、チャート。第３図は従来の
メモリ保護装置を示す回路図である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 少なくともＣＰＵ、メモリ回路に供給する主電源と、こ
の主電源断時にバックアップ用の補助電源を用いてメモ
リデータを保持するメモリ保護回路において、 上記主電源の電圧が低下すると、上記ＣＰＵに電源断検
知信号を出力し、この信号出力より所定時間遅れてメモ
リアクセス禁止信号を出力する主電源供給回路、 上記メモリアクセス禁止信号を受けて上記ＣＰＵからの
メモリアクセスを禁止するメモリアクセス禁止回路、 上記主電源電圧が低下すると、この主電源から上記補助
電源に切り替える電源切替回路とを備え、上記ＣＰＵは
上記電源断検知信号を受けると所定の処理をした後ホー
ルド状態とし、上記メモリ禁止回路は上記メモリアクセ
ス禁止信号を受けると上記メモリ回路へのデータの書き
込みを不可状態とし、その後上記電源切替回路で上記主
電源から上記補助電源へ切り替えるようにしたことを特
徴とするメモリ保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065992A JPH01237742A (ja) | 1988-03-17 | 1988-03-17 | メモリ保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065992A JPH01237742A (ja) | 1988-03-17 | 1988-03-17 | メモリ保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01237742A true JPH01237742A (ja) | 1989-09-22 |
Family
ID=13303015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63065992A Pending JPH01237742A (ja) | 1988-03-17 | 1988-03-17 | メモリ保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01237742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880104B2 (en) | 2000-12-21 | 2005-04-12 | Nec Corporation | Computer system for mutual communication through network and its memory management method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601660A (ja) * | 1983-06-17 | 1985-01-07 | Mitsubishi Electric Corp | ダビングプロテクト装置 |
| JPS6130304A (ja) * | 1984-05-24 | 1986-02-12 | エフ・リ・クツチ・エス・ア−ル・エル | 工作機械用自動棒材装填装置の棒材持ち上げ装置 |
-
1988
- 1988-03-17 JP JP63065992A patent/JPH01237742A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601660A (ja) * | 1983-06-17 | 1985-01-07 | Mitsubishi Electric Corp | ダビングプロテクト装置 |
| JPS6130304A (ja) * | 1984-05-24 | 1986-02-12 | エフ・リ・クツチ・エス・ア−ル・エル | 工作機械用自動棒材装填装置の棒材持ち上げ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6880104B2 (en) | 2000-12-21 | 2005-04-12 | Nec Corporation | Computer system for mutual communication through network and its memory management method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04109547A (ja) | メモリデータ保護装置 | |
| JPS59133603A (ja) | プログラマブルコントロ−ラ | |
| JP2559568B2 (ja) | 増幅段保護回路 | |
| JPH01237742A (ja) | メモリ保護回路 | |
| JP2000040037A (ja) | データ保護装置、データ保護方法、及び記憶媒体 | |
| JP2740685B2 (ja) | 記憶装置のバックアップ回路 | |
| JP3178129B2 (ja) | メモリバックアップ保護装置 | |
| JPH0628267A (ja) | 情報処理装置 | |
| JP2015060412A (ja) | データ保護装置、データ保護方法及びデータ保護プログラム | |
| JPH0628173A (ja) | プログラムの置換方法及び装置 | |
| JPS61283939A (ja) | メモリ保護回路 | |
| JPS61148554A (ja) | Ｃ−ｍｏｓ使用のメモリ装置 | |
| JP2004110334A (ja) | メモリ制御装置 | |
| KR970003318B1 (ko) | 데이터 기록제어 수단 | |
| JPH05143479A (ja) | データ保持制御装置 | |
| JP2000181510A (ja) | プログラマブルコントローラのバックアップデータ保護方法及びプログラマブルコントローラ | |
| JPS6315347A (ja) | 情報保存方式 | |
| JPH02171935A (ja) | マイクロプロセッサの暴走防止回路 | |
| JPH04289558A (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPH01267756A (ja) | コンピュータ制御装置 | |
| JPH02238536A (ja) | 記憶保護回路 | |
| JPH02264317A (ja) | データ処理装置 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JP2006221483A (ja) | ディジタル形保護継電装置 | |
| JPH10333995A (ja) | 半導体メモリのバックアップ方式 |