JPH04109547A - メモリデータ保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子手帳やポケットコンピュータ等のように
、電池により揮発性メモリのデータを保持する電子機器
のメモリデータ保護装置に関する。

［従来の技術］ 第５図は従来のこの種の電子機器の概略構成を示すブロ
ック図である。

同図に示すように、電子手帳、ポケットコンピュータ等
の電子機器は、ＣＰＵ　（中央処理装置）１０及びＲＡ
Ｍ　（ランダムアクセスメモリ）１１の主電源となる動
作用電池１２と、この動作用電池１２の電圧が低下した
時、及び動作用電池１２の交換時にＲＡＭＩＩのバック
アップ用電源となるメモリ保護用電池１３とを備えてい
る。

このようにメモリ保護用電池１３てバックアップを行っ
て動作用電池１２を交換する場合、電圧のチャタリング
が生しることがある。特に、新しい動作用電池をセット
する時に電圧のチャタリングか生じ易く、このチャタリ
ングによってＣＰＵｌ０が暴走し、ＲＡＭＩＩに不定の
データが書き込まれてそのメモリデータが破壊されてし
まう恐れがある。

このような不都合を回避すへく、メモリデータ保護装置
には、通常、ＣＰＵｌ０からＲＡＭＩＩへ送られるチッ
プイネーブル信号ＣＥを遮断するための手動スイッチ１
４か設けられており、電池交換時にユーザかこの手動ス
イッチ１４を操作し、さらにＣＰＵｌ０をリセットする
ためのリセットスイッチ（図示省略）を手動操作するよ
うにしている。

動作用電池１２を交換する際のユーザの操作方法は次の
通りである。まず、システムの動作をオフ（スタンバイ
状態）にした後、スイッチ１４を開成してチップイネー
ブル信号ＣＥを遮断する。次いて、動作用電池１２を交
換する。その後、リセットスイッチを操作してＣＰＵｌ
０をリセットする。そして最後に、スイッチ１４を閉成
してチップイネーブル信号ＣＥが印加てきるようにする
。このように順次操作することにより、動作用電池１２
の交換時にＣＰＵｌ０か暴走してもＲＡＭＩＩのメモリ
データの破壊防止を図ることができる。

［発明が解決しようとする課題］ しかしながらこのような従来技術によると、ユーザか順
次手動でスイッチ１４を操作しさらにＣＰＵｌ０をリセ
ット等しなければならないので、誤操作や操作忘れか起
こりやす（ＲＡＭＩＩのデータか破壊されてしまう恐れ
がある。また、このような操作が正しく行われたとして
も、交換された動作用電池１２の電圧かＣＰＴｊの動作
保障電圧より低い場合には、ＣＰ　Ｕが誤動作しＲＡＭ
ＩＩのデータか破壊されるという問題点もあった。

従って本発明は、従来技術の上述した問題点に鑑み、電
池の交換時に揮発性メモリのデータを確実に保護できる
メモリデータ保護装置を提供することを目的としている
。

さらに本発明は、交換された動作用電池の電圧が回路の
動作保障電圧より低い場合にも揮発性メモリのデータの
消失を防止できるメモリデータ保護装置を提供すること
を目的としている。

［課題を解決するための手段］ 上述の目的を達成する本願の第１の発明の要旨は、ＣＰ
Ｕと、Ｃ’ＰＵの制御によりデータの記憶を行う揮発性
メモリとを備え、通常動作時は動作用電池からＣＰＵ及
び揮発性メモリへ電源を供給し、この動作用電池の取外
し中はメモリ保護用電池から揮発性メモリへバックアッ
プ用の電源を供給するようにした電子機器のメモリデー
タを保護する装置であって、通常動作時は第１の位置に
あり動作用電池の取外し時に第１の位置から第２の位置
へ切換えられるスイッチ手段と、スイッチ手段が第２の
位置に切換えられた場合はＣＰＵから揮発性メモリに対
するアクセスを禁止する手段と、スイッチ手段が第２の
位置から第１の位置へ切換えられた際に上述のアクセス
禁止を解除する手段とを備えたことにある。

上述の目的を達成する本願の第２の発明の要旨は、動作
用電池の電圧か所定の値より低いか否かを検出する検出
手段と、検出手段が動作用電池の電圧が所定の値より低
いことを検出した場合は上述の解除手段の解除動作を抑
止する手段とをさらに備えたことにある。

［作用］ スイッチ手段は動作用電池の収納部に連動しており、動
作用電池の取外し時に第１の位置から第２の位置へ切換
えられる。これにより、アクセス禁止手段によってＣＰ
Ｕから揮発性メモリに対するアクセスが自動的に禁止さ
れる。動作用電池を取換えてスイッチ手段か第２の位置
から第１の位置へ切換えられると、リセットパルスが出
力されてアクセス禁止が自動的に解除される。

また、検８手段によって取換え後の動作用電池の電圧が
所定の値より低いか否かが検出される。

動作用電池の電圧が所定の値以上の場合は、リセットパ
ルスが出力されてアクセス禁止が自動的に解除されるか
、動作用電池の電圧が所定の値より低い場合は解除手段
によるリセットパルスが阻止されて解除動作の抑止が行
われる。

［実施例］ 以下、図面を参照して本発明の詳細な説明する。

第２図及び第３図は本発明の一実施例として電子手帳、
ポケットコンピュータ等の電子機器を概略的に示すブロ
ック図である。

両図に示すように、動作用電池２２はダイオードＤ１を
介して電源電圧をＣＰＵ２０等の諸口路へ供給し、さら
にダイオード旧及びＤ２を介して電源電圧をＲＡ　Ｍ２
＋へ供給するように接続されている。メモリ保護用電池
２３はダイオードＤ３を介してその電源電圧をＲＡＭ２
１へ供給するように接続されている。従って、ＣＰＵ２
０は動作用電池２２からの電源電圧により各種制御を実
行し、ＲＡ　Ｍ　２　ｉは動作用電池２２とメモリ保護
用電池２３とからの電源電圧によりデータを保持する。

この電子機器はまた、各種データを入力するためのキー
ボード２４と、各種データを表示するための表示部２５
と、各種信号を生成するためのゲートアレイ２６と、Ｃ
ＰＵ２０のプログラムや辞書データ等をあらかじめ格納
するためのＲ，ＯＭ（リードオンリメモリ）２７とを備
え、これらの表示部２５、ゲートアレイ２６、ＲＯＭ２
７には第２図に示すように、動作用電池２２からの電源
電圧か供給される。

この電子機器は更に、後述するようなメモリ保護回路２
８と、動作用電池２２の収納部に配置されていて動作用
電池２２を交換する際に自動的に又は手動により閉成（
短絡）される電池交換スイッチ２９と、第３図に示すよ
うに動作用電池２２及びメモリ保護用電池２３の電源電
圧かＲＡＭ２１等の各回路の動作保障電圧より低い場合
にＬ（ロー）レベルの検知信号をメモリ保護回路２８へ
それぞれ出力する電圧検知回路３０及び３１とを有して
いる。

第１図は第２図及び第３図の電子機器におけるメモリデ
ータ保護回路２８を詳しく表すブロック図であり、以下
同図を参照してこのメモリ保護回路２８の構成を説明す
る。

動作用電池２２（第１図には示されていない）の電圧検
知回路３０の検知信号は、３つの３端子入力型のＮＡＮ
Ｄゲート３２．３３及び３４へ共に入力するように構成
されている。この電子機器は、ＣＰＵ２０をリセットす
るための手動のリセットキー３５と、システムの動作を
開始させるための手動のＯＮキー３６とを付加的に有し
、リセットキー３５、ＯＮキー３６かオンの場合に動作
用電池２２の電源電圧がＮＡＮＤゲート３２．３３へそ
れぞれ入力するように構成されている。

電池交換スイッチ２９が閉成されると、その出力信号と
して動作用電池２２の電源電圧かインバータ３７を介し
て３つのＮＡＮＤゲート３２．３３及び３４へ共に入力
されると共に、パルス発生回路３８から出力されるパル
スがＮＡＮＤゲート３４に入力されるように構成されて
いる。また、電池交換スイッチ２９の出力は自身の動作
をオフするためのＣＰＵ２０の○ＦＦ信号用の入力端子
（図示省略）に接続されており、ＮＡＮＤゲート３３の
出力端子は自身の動作をオンするためのＣＰＵ２０のＯ
Ｎ信号用の入力端子（図示省略）に接続されている。

電池交換スイッチ２９は、交換を行わないとき、即ち動
作用電池２２が収納部に取り付けられているときには開
成されるように構成されており、交換のために動作用電
池２２を収納部から取り外す処理を行うときに自動的に
又は手動により閉成するように構成されている。そして
この電池交換スイッチ２９の出力信号は動作用電池２２
の電源電圧によって生成されている。従ってその出力信
号は、動作用電池２２の交換が行われず通常の動作をし
ているときはＬレベルであり、交換のために動作用電池
２２の取り外し処理を行うと電池交換スイッチ２９が閉
成されてＬレベル→Ｈ（ハイ）レベルとなり、動作用電
池２２が完全に取り外されると電池交換スイッチ２９か
閉成したままであっても再びＬレベルとなる。同様に、
動作用電池２２か収納部に取り付けられても電池交換ス
イッチ２９が閉成される前はその出力信号はＨレベルで
あり、動作用電池２２が完全に取り付けられ電池交換ス
イッチ２９か開成されるとＬレベルとなる。

ＮＡＮＤゲート３２の出力端子はＯＲゲート３９の一方
の入力端子とインバータ４０の入力端子に接続され、Ｎ
ＡＮＤゲート３４の出力端子はＯＲゲート３９の他方の
入力端子とインバータ４１の入力端子に接続されている
。ＯＲゲート３９の出力端子は、ＣＰＵ２０をリセット
するためのその入力端子（図示省略）に接続されている
。

インバータ４０及び４１の出力端子は共にＮＡＮＤゲー
ト４２の入力端子に接続され、ＮＡＮＤゲート４２の８
カ端子はＮＡＮＤゲート４３を介してＤ型フリップフロ
ップ４４のリセット端子Ｒに接続されている。

メモリ保護用電池２３（第１図には示されていない）の
電圧検知回路３１の検知信号は、インバータ４５を介し
てＮＡＮＤゲート４６の一方の入力端子に入力するよう
に構成され、ＮＡＮＤゲート４６の出力端子はＮＡＮＤ
ゲート４３及び４７の入力端子に共に接続されている。

Ｄ型フリップフロップ４４の入力端子りにはシステムの
データバス（図示省略）が接続されており、クロック端
子ＣＫにはＣＰＵ２０からのクロック信号ＣＬＯＣＫか
前述のＮＡＮＤゲート４７を介して入力するように接続
されており、出力端子ＱはＮＡＮＤゲート４６の他方の
入力端子とＯＲゲート４８の一方の入力端子に接続され
ている。また、ＣＰＵ２０又はゲートアレイ２６から与
えられるＲＡＭ２ｉのチップイネーブル信号ＣＥは、Ｏ
Ｒゲート４８の他方の入力端子を介してＲＡＭ２１へ入
力するように構成されている。

第４図は本実施例における主要信号のタイミングチャー
トであり、以下同図をも用いて本実施例の動作を説明す
る。

動作用電池２２の取り外し処理か開始されると、まず電
池交換スイッチ２９が閉成されてこの動作用電池２２の
電源電圧がメモリ保護回路２８へ供給され、ＣＰＵ２０
の動作をオフするためのＯＦＦ信号か出力される。即ち
、第１図に示すように電池交換スイッチ２９が閉成され
るとその直後は、ＯＦＦ信号がＣＰＵ２０へ出力される
。動作用電池２２の取り外しが完了した場合には、第４
図（Ａ）に示すように、動作用電池２２からの電源電圧
は徐々に低下して零となりメモリ保護回路２８へ供給さ
れなくなる。

これにより、電池交換スイッチ２９の出力信号は第４［
ｆｆｌ　（Ｂ）に示すように、徐々にオフ（Ｌレベル）
となる。

ＣＰＵ２０は上述のＯＦＦ信号を受は取ると、オフ処理
を実行してスタンバイ状態に移行する。即ち、ＣＰＵ２
ＣＩはデータＤＡＴＡ及びクロック信号ＣＬＯＣＫのパ
ルスをメモリ保護回路２８へ出力する。メモリ保護回路
２８において、これらデータＤＡＴＡ及びクロック信号
ＣＬＯＣＫのパルスはＤ型フリップフロップ４４の入力
端子り及びタロツク端子ＣＫへそれぞれ印加されてこの
Ｄ型フリップフロップ４４をラッチし、これによって、
第４図（Ｃ）に示すように、その出力端子ＱからはＨレ
ベルの出力が得られる。その結果、ＯＲゲート４８の８
力信号は、ＣＰＵ２［）やゲートアレイ２６からのチッ
プイネーブル信号ＣＥにかかわらずＨレベルに固定され
、ＲＡ　Ｍ２１への書き込みが禁止される。

なお、動作用電池２２が取り外されても、第３図の矢印
で示すようにメモリ保護用電池２３からの電源がＲＡＭ
２＋へ供給されてこのＲＡＭ２］はバックアップされる
。

動作用電池２２か取り外されると、メモリ保護用電池２
３からの電源電圧はバックアップ動作のため低下し、こ
れか電圧検知回路３１によって検知される。従ってこの
電圧検知回路３１の出力は、第４図（Ｄ）に示すごとく
、Ｌレベルとなり、インバータ４５の出力信号がＨレベ
ル、ＮＡＮＤゲート４６の出力信号がＬレベルとなる。

その結果、ＮＡＮＤゲート４３及び４７の出力信号かＨ
レベルに固定されるので、Ｄ型フリップフロップ４４の
クロック信号ＣＬＯＣＲ及びリセット信号の入力が禁止
され、Ｄ型フリップフロップ４４のラッチ状態か保持さ
れる。

新しい動作用電池２２の取り付けが終了すると、その電
源電圧の供給が開始され（第４図（Ａ）参照）、取り付
けが全て完了して電池交換スイッチ２９か開成されると
、インバータ３７の出力信号がＬレベル→Ｈレベルとな
り、これによりパルス発生回路３８から１つのパルスが
発生せしめられる。ここで・交換した動作用電池２２か
らの電源電圧か所定の値より低いかどうかによって次の
２通りの動作を行う。

交換した動作用電池２２からの電源電圧が所定の値以上
の場合（第４図に示した状態の場合）、電圧検知回路３
０の出力信号がＨレベルとなり、パルス発生回路３８か
らのパルスはＮＡＮＤゲ−）３４、インバータ４１、Ｎ
ＡＮＤゲート４２、及びＮＡＮＤゲート４３を介してＤ
型フリップフロップ４４のリセット端子Ｒへ印加される
。さらに、第４図（Ｅ）に示すごときリセット信号がＯ
Ｒゲート３９を介してＣＰＵ２０のリセット端子に印加
される。従って、Ｄ型フリップフロップ４４のラッチか
解除されると共にＣＰＵ２０が自動的にリセットされ、
以後、ＣＰＵ２０又はゲートアレイ２６等からのチップ
イネーブル信号ＣＥがＯＲゲート４８を介してＲＡＭ２
１へ入力可能となる。このように、動作用電池２２の交
換中にＣＰＵ２０か例え暴走していても、このＣＰＵ２
０が必ずしかも自動的にリセットされるため、ＲＡＭ２
＋のデータか破壊されることはない。

他方、交換した動作用電池２２からの電源電圧か所定の
値より低い場合、電圧検知回路３０の出力信号がＬレベ
ルとなり、リセットキー３５及びＯＮキー３６からの信
号、並びにパルス発生回路３８からのパルスがそれぞれ
ＮＡＮＤゲート３２．３３及び３４により禁止され、従
って、Ｄ型フリップフロップ４４のラッチが解除されな
いので、ＣＰＵ２０等のチップイネーブル信号ＣＥはＯ
Ｒゲート４８により阻止される。従って、取換えた動作
用電池２２の端子電圧がＣＰＵ２０の動作保証電圧より
低い場合は、ユーザの使用が不可能となりチップイネー
ブル信号ＣＥか阻止され、ＲＡＭ２］のデータの保護が
図られる。これにより、例えば消耗した電池を誤って再
度取り付けたような場合にもＲＡＭ２１のデータか保護
される。

［発明の効果］ 以上詳細に説明したように本願の第１の発明によれば、
ＣＰＵと、ＣＰＵの制御によりデータの記憶を行う揮発
性メモリとを備え、通常動作時は動作用電池からＣＰＵ
及び揮発性メモリへ電源を供給し、この動作用電池の取
外し中はメモリ保護用電池から揮発性メモリへバックア
ップ用の電源を供給するようにした電子機器のメモリデ
ータを保護する装置であって、通常動作時は第１の位置
にあり動作用電池の取外し時に第１の位置から第２の位
置へ切換えられるスイッチ手段と、スイッチ手段が第２
の位置に切換えられた場合はＣＰＵから揮発性メモリに
対するアクセスを禁止する手段と、スイッチ手段が第２
の位置から第１の位置へ切換えられた際に上述のアクセ
ス禁止を解除する手段とを備えたので、電池の交換時に
揮発性メモリのデータを確実に保護することができる。

さらに本願の第２の発明によれば、動作用電池の電圧が
所定の値より低いか否かを検出する検圧手段と、検圧手
段が動作用電池の電圧が所定の値より低いことを検出し
た場合は上述の解除手段の解除動作を抑止する手段とを
さらに備えたため、交換された動作用電池の電圧が回路
の動作保障電圧より低い場合にも揮発性メモリのデータ
の消失を防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の電子機器におけるメモリデ
ータ保護回路を詳しく表すブロック図、第２図及び第３
図は第１図の実施例の電子機器を概略的に示すブロック
図、第４図は第１図のメモリ保護回路の主要信号を示す
タイミングチャート、第５図は従来のメモリデータ保護
装置を備えた電子機器を示すブロック図である。 ２０・・・・・・ＣＰＵ、２］・・・・・・ＲＡＭ、２
２・・・・・・動作用電池、２３・・・・・・メモリ保
護用電池、２８・・・・・・メモリ保護回路、２９・・
・・・・電池交換スイッチ、３０．３１・・・・・・電
圧検知回路、３２．３３．３４．４２．４３．４６．４
７・・・・・・ＮＡＮＤゲート、３８・・・・・パルス
発生回路、３９．４８・・・・・・ＯＲゲート、４４・
・・・・・Ｄ型フリップフロップ。

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵと、該ＣＰＵの制御によりデータの記憶を
   行う揮発性メモリとを備え、通常動作時は動作用電池か
   ら該ＣＰＵ及び揮発性メモリへ電源を供給し、該動作用
   電池の取外し中はメモリ保護用電池から前記揮発性メモ
   リへバックアップ用の電源を供給するようにした電子機
   器のメモリデータを保護する装置であって、通常動作時
   は第１の位置にあり前記動作用電池の取外し時に該第１
   の位置から第２の位置へ切換えられるスイッチ手段と、
   該スイッチ手段が第２の位置に切換えられた場合は前記
   ＣＰＵから前記揮発性メモリに対するアクセスを禁止す
   る手段と、前記スイッチ手段が第２の位置から第１の位
   置へ切換えられた際に前記アクセス禁止を解除する手段
   とを備えたことを特徴とするメモリデータ保護装置。
2. （２）前記動作用電池の電圧が所定の値より低いか否か
   を検出する検出手段と、該検出手段が動作用電池の電圧
   が所定の値より低いことを検出した場合は前記解除手段
   の解除動作を抑止する手段とを備えたことを特徴とする
   請求項１に記載のメモリデータ保護装置。