JPH01238021A - 半導体基板のエッチング方法 - Google Patents
半導体基板のエッチング方法Info
- Publication number
- JPH01238021A JPH01238021A JP63064854A JP6485488A JPH01238021A JP H01238021 A JPH01238021 A JP H01238021A JP 63064854 A JP63064854 A JP 63064854A JP 6485488 A JP6485488 A JP 6485488A JP H01238021 A JPH01238021 A JP H01238021A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etching
- semiconductor substrate
- channel layer
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板のエツチング方法に関し、例えば
ショットキーゲートＦＥＴのような半導体装置の製造に
適用して好適なものである。
ショットキーゲートＦＥＴのような半導体装置の製造に
適用して好適なものである。
〔発明の概要］
本発明による半導体基板のエツチング方法は、所定の原
料ガスを含む雰囲気中で半導体基板に荷電粒子線を照射
することにより上記原料ガスから生成される物質から成
るレジストを上記半導体基板上に形成し、上記レジスト
をマスクとして上記半導体基板を反応性イオンエツチン
グでエツチングするようにすることによって、半導体基
板を極微細幅にパターンニングすることができるように
したものである。
料ガスを含む雰囲気中で半導体基板に荷電粒子線を照射
することにより上記原料ガスから生成される物質から成
るレジストを上記半導体基板上に形成し、上記レジスト
をマスクとして上記半導体基板を反応性イオンエツチン
グでエツチングするようにすることによって、半導体基
板を極微細幅にパターンニングすることができるように
したものである。
ＧａＡｓ等の半導体基板をエツチングによりパターンニ
ングする際には、残したい部分の表面をレジストでマス
クする必要がある。しかし、数百人程度の寸法の極微細
構造を形成する場合には、そのために必要な極微細幅の
レジストを形成すること自体が難しくなる。
ングする際には、残したい部分の表面をレジストでマス
クする必要がある。しかし、数百人程度の寸法の極微細
構造を形成する場合には、そのために必要な極微細幅の
レジストを形成すること自体が難しくなる。
従来、微細幅のレジストを形成する方法としては、電子
ビームリソグラフィーが知られている。
ビームリソグラフィーが知られている。
この方法では、例えばポリメタクリル酸メチル（ＰＭＭ
Ａ）のような電子線レジストを半導体基板上に形成し、
これを電子ビームで露光した後、現像を行うことにより
レジストパターンを形成スる。
Ａ）のような電子線レジストを半導体基板上に形成し、
これを電子ビームで露光した後、現像を行うことにより
レジストパターンを形成スる。
なお、本発明に関連する先行技術文献としては、金属や
半導体等の構成物質を含むガス雰囲気中に基板を配し、
この基板表面の所望部分に電子ビームを照射して所望の
パターンの金属や半導体等を基板上に堆積させるように
したパターン形成方法に関する特公昭６２−４２４１７
号公報や、気体レジスト雰囲気中に基板を配し、この基
板表面に電子ビームを照射して所要パターンのレジスト
を堆積させるようにしたパターン形成方法に関するＡｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、 Ｖｏ
ｌ、２９． Ｎｏ、９ （１９７６）ｐｐ、５９６−５
９８が挙げられる。
半導体等の構成物質を含むガス雰囲気中に基板を配し、
この基板表面の所望部分に電子ビームを照射して所望の
パターンの金属や半導体等を基板上に堆積させるように
したパターン形成方法に関する特公昭６２−４２４１７
号公報や、気体レジスト雰囲気中に基板を配し、この基
板表面に電子ビームを照射して所要パターンのレジスト
を堆積させるようにしたパターン形成方法に関するＡｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、 Ｖｏ
ｌ、２９． Ｎｏ、９ （１９７６）ｐｐ、５９６−５
９８が挙げられる。
（発明が解決しようとする課題］
上述の電子ビームリソグラフィーにおいて用いられるＰ
ＭＭＡは、方向性の良好なエツチングが可能な反応性イ
オンエツチング（ＲＩＥ）に対する耐性が低く、このＲ
ＩＥによるエツチング時のマスクとして用いることは実
際上困難である。このため、従来の方法では、半導体基
板を数百穴程度の極微細幅にパターンニングすることは
困難であった。
ＭＭＡは、方向性の良好なエツチングが可能な反応性イ
オンエツチング（ＲＩＥ）に対する耐性が低く、このＲ
ＩＥによるエツチング時のマスクとして用いることは実
際上困難である。このため、従来の方法では、半導体基
板を数百穴程度の極微細幅にパターンニングすることは
困難であった。
なお、ＲＩＥに対する耐性の高い金属膜上にＰＭＭＡを
形成し、このＰＭＭＡを電子ビームリソグラフィーでパ
ターンニングすることにより形成されたレジストをマス
クとして金属膜をエツチングした後、これによってパタ
ーンニングされた金属膜をマスクとして半導体基板をエ
ツチングすることにより上述の問題の解決を図る方法も
知られているが、この方法は金属膜を形成する必要があ
るため工程数が多くなり不利である。
形成し、このＰＭＭＡを電子ビームリソグラフィーでパ
ターンニングすることにより形成されたレジストをマス
クとして金属膜をエツチングした後、これによってパタ
ーンニングされた金属膜をマスクとして半導体基板をエ
ツチングすることにより上述の問題の解決を図る方法も
知られているが、この方法は金属膜を形成する必要があ
るため工程数が多くなり不利である。
従って本発明の目的は、半導体基板を数百穴程度の極微
細幅にパターンニングすることができる半導体基板のエ
ツチング方法を提供することにある。
細幅にパターンニングすることができる半導体基板のエ
ツチング方法を提供することにある。
本発明は、所定の原料ガスを含む雰囲気中で半導体基板
（１，２）に荷電粒子線（６）を照射することにより原
料ガスから生成される物質から成るレジスト（７）を半
導体基板（１，２）上に形成した後、レジスト（７）を
マスクとして半導体基板（１，２）を反応性イオンエツ
チング（ＲＩＥ）でエツチングするようにした半導体基
板のエツチング方法である。
（１，２）に荷電粒子線（６）を照射することにより原
料ガスから生成される物質から成るレジスト（７）を半
導体基板（１，２）上に形成した後、レジスト（７）を
マスクとして半導体基板（１，２）を反応性イオンエツ
チング（ＲＩＥ）でエツチングするようにした半導体基
板のエツチング方法である。
〔作用］
上記した手段によれば、荷電粒子線の照射により数百穴
程度の極微細幅のレジストを形成することができ、しか
もこのレジストはＲＩＥに対する耐性が高い。従って、
このレジストをマスクとして半導体基板をＲＩＥでエツ
チングすることにより、半導体基板を極微細幅にパター
ンニングすることができる。
程度の極微細幅のレジストを形成することができ、しか
もこのレジストはＲＩＥに対する耐性が高い。従って、
このレジストをマスクとして半導体基板をＲＩＥでエツ
チングすることにより、半導体基板を極微細幅にパター
ンニングすることができる。
以下、本発明の一実施例について開面を参照しながら説
明する。この実施例は、本発明を擬−次元ＧａＡｓ
ＭＥ Ｓ Ｆ ＥＴの製造に適用した実施例である。
明する。この実施例は、本発明を擬−次元ＧａＡｓ
ＭＥ Ｓ Ｆ ＥＴの製造に適用した実施例である。
本実施例においては、第１図に示すように、まず半絶縁
性ＧａＡｓ基板１中に例えばｎ型のチャネル層２を形成
し、このチャネル層２上に例えばＡｕＧｅ／Ｎｉのよう
なオーミック金属から成るソース電極３、ドレイン電極
４及びゲート用の電極５を形成する。次に、図示省略し
た電子ビーム照射装置の高真空に排気された試料室内に
例えばアルキルナフタレンのような原料ガスを導入し、
この原料ガス雰囲気中で上記半絶縁性ＧａＡｓ基板１に
例えば数百穴程度の径に集束された電子ビーム６を上記
ソース電極３からドレイン電極４にかけて直線状に照射
する。この電子ビーム６のエネルギーは例えば６ｋｅＶ
であり、ビーム電流は例えば２０μＡである。また、こ
の原料ガス雰囲気の圧力は例えば１０−’〜１０−”Ｔ
ｏｒｒであり、標準的には１Ｏ−７Ｔｏｒｒである。
性ＧａＡｓ基板１中に例えばｎ型のチャネル層２を形成
し、このチャネル層２上に例えばＡｕＧｅ／Ｎｉのよう
なオーミック金属から成るソース電極３、ドレイン電極
４及びゲート用の電極５を形成する。次に、図示省略し
た電子ビーム照射装置の高真空に排気された試料室内に
例えばアルキルナフタレンのような原料ガスを導入し、
この原料ガス雰囲気中で上記半絶縁性ＧａＡｓ基板１に
例えば数百穴程度の径に集束された電子ビーム６を上記
ソース電極３からドレイン電極４にかけて直線状に照射
する。この電子ビーム６のエネルギーは例えば６ｋｅＶ
であり、ビーム電流は例えば２０μＡである。また、こ
の原料ガス雰囲気の圧力は例えば１０−’〜１０−”Ｔ
ｏｒｒであり、標準的には１Ｏ−７Ｔｏｒｒである。
この電子ビーム６の照射により、上記原料ガスから炭化
水素系の非晶質の物質がこの照射パターンの形状で上記
チャネルＮ２上に生成される。これによって、第２図Ａ
及び第２図Ｂに示すように、上記生成物質から成る数百
人程度の極微細幅の線状のレジスト７が上記チャネル層
２上に形成される。本発明者による解析結果によれば、
レジスト７を構成する上記物質は、炭素原子同士がｓ
ｐ ３混成軌道とｓ ｐ ２混成軌道とにより強固に結
合した重合物であり、安定性が非常に高い物質である。
水素系の非晶質の物質がこの照射パターンの形状で上記
チャネルＮ２上に生成される。これによって、第２図Ａ
及び第２図Ｂに示すように、上記生成物質から成る数百
人程度の極微細幅の線状のレジスト７が上記チャネル層
２上に形成される。本発明者による解析結果によれば、
レジスト７を構成する上記物質は、炭素原子同士がｓ
ｐ ３混成軌道とｓ ｐ ２混成軌道とにより強固に結
合した重合物であり、安定性が非常に高い物質である。
従って、このレジスト７のＲＩＥに対する耐性は高い。
次に、上述のようにして形成されたレジスト７をマスク
として上記チャネル層２及び半絶縁性ＧａＡｓ基板１を
ＲＩＥで異方性エツチングすることにより、第３図Ａ及
び第３図Ｂに示すように、数百人程度の極微細幅の線状
のチャネル層２を形成する。このｔＥの反応ガスとして
は例えばＣＣＩ。
として上記チャネル層２及び半絶縁性ＧａＡｓ基板１を
ＲＩＥで異方性エツチングすることにより、第３図Ａ及
び第３図Ｂに示すように、数百人程度の極微細幅の線状
のチャネル層２を形成する。このｔＥの反応ガスとして
は例えばＣＣＩ。
Ｆ２とＨｅとの混合ガス（流量は例えばそれぞれ２０ｃ
ｃ／分、５０ｃｃ／分）を用い、高周波（１３゜５６Ｍ
Ｈｚ）電力は例えば７０Ｗである。この後、上記レジス
ト７を例えばＲＩＥでエツチング除去する。このＲＩＥ
の反応ガスとしては例えばＣＦ４ （流量は例えば５ｃ
ｃ／分）を用い、高周波電力は例えば５０Ｗである。
ｃ／分、５０ｃｃ／分）を用い、高周波（１３゜５６Ｍ
Ｈｚ）電力は例えば７０Ｗである。この後、上記レジス
ト７を例えばＲＩＥでエツチング除去する。このＲＩＥ
の反応ガスとしては例えばＣＦ４ （流量は例えば５ｃ
ｃ／分）を用い、高周波電力は例えば５０Ｗである。
次に、全面に例えばＷやＭｏのようなショットキー金属
膜を形成した後、上述と同様な電子ビーム照射による方
法で、上記チャネル層２の中央部を通ってこのチャネル
層２に対して垂直に延びる極微細幅のレジスト（図示せ
ず）をこのショットキー金属膜上に形成する。次に、こ
のレジストをマスクとして上記ショットキー金属膜をＲ
ＩＥでエツチングすることにより、第４図Ａ及び第４図
Ｂに示すように例えば数百人程度の極微細幅のゲート電
極８を形成した後、上記レジストをＲＩＥでエツチング
除去する。なお、このゲート電極８の一端部は上記電極
５に接続されている。このようにして、極微細幅のチャ
ネル層２を有する擬−次元ＧａＡｓ Ｍ Ｅ Ｓ Ｆ
Ｅ Ｔが完成される。
膜を形成した後、上述と同様な電子ビーム照射による方
法で、上記チャネル層２の中央部を通ってこのチャネル
層２に対して垂直に延びる極微細幅のレジスト（図示せ
ず）をこのショットキー金属膜上に形成する。次に、こ
のレジストをマスクとして上記ショットキー金属膜をＲ
ＩＥでエツチングすることにより、第４図Ａ及び第４図
Ｂに示すように例えば数百人程度の極微細幅のゲート電
極８を形成した後、上記レジストをＲＩＥでエツチング
除去する。なお、このゲート電極８の一端部は上記電極
５に接続されている。このようにして、極微細幅のチャ
ネル層２を有する擬−次元ＧａＡｓ Ｍ Ｅ Ｓ Ｆ
Ｅ Ｔが完成される。
第５図及び第６図はそれぞれ電子ビーム照射により形成
されたレジストをマスクとしてＧａＡｓをＲＩＥでエツ
チングした時のレジスト及びＧａＡｓのエツチング特性
を示すグラフである。なお、ＲＩＥの反応ガスはＣＣＩ
□Ｆ２とＨｅとの混合ガス（流量はそれぞれ２０ｃｃ／
分、５０ｃｃ／分）を用い、高周波電力は７０Ｗである
。第５図より、レジストのエツチング速度は約１００人
／分であることがわかる。なお、高周波電力が５０Ｗで
ある場合も同様なエツチング速度が得られる。一方、第
６図より、ＧａＡｓのエツチング速度は約５０００人／
分であることがわかる。従って、レジストのエツチング
速度に対するＧａＡｓのエツチング速度の比（選択比）
は約５０と大きい。すなわち、レジストがほとんどエツ
チングされることな（ＧａＡｓをエツチングすることが
できる。
されたレジストをマスクとしてＧａＡｓをＲＩＥでエツ
チングした時のレジスト及びＧａＡｓのエツチング特性
を示すグラフである。なお、ＲＩＥの反応ガスはＣＣＩ
□Ｆ２とＨｅとの混合ガス（流量はそれぞれ２０ｃｃ／
分、５０ｃｃ／分）を用い、高周波電力は７０Ｗである
。第５図より、レジストのエツチング速度は約１００人
／分であることがわかる。なお、高周波電力が５０Ｗで
ある場合も同様なエツチング速度が得られる。一方、第
６図より、ＧａＡｓのエツチング速度は約５０００人／
分であることがわかる。従って、レジストのエツチング
速度に対するＧａＡｓのエツチング速度の比（選択比）
は約５０と大きい。すなわち、レジストがほとんどエツ
チングされることな（ＧａＡｓをエツチングすることが
できる。
次に、第７図及び第８図はそれぞれレジストをＲＩＥで
エツチング除去した時のレジスト及びＧａＡｓのエツチ
ング特性を示すグラフである。なお、ＲＩＥの反応ガス
はＣＦ４（流量は５ｃｃ／分）であり、高周波電力は５
０Ｗである。第７図より、レジストのエツチング速度は
約４００人／分であることがわかる。一方、第８図より
、ＧａＡｓのエツチング速度は約３０人／分であること
がわかる。
エツチング除去した時のレジスト及びＧａＡｓのエツチ
ング特性を示すグラフである。なお、ＲＩＥの反応ガス
はＣＦ４（流量は５ｃｃ／分）であり、高周波電力は５
０Ｗである。第７図より、レジストのエツチング速度は
約４００人／分であることがわかる。一方、第８図より
、ＧａＡｓのエツチング速度は約３０人／分であること
がわかる。
従って、ＧａＡｓのエツチング速度に対するレジストの
エツチング速度の比は約１０倍と大きい。すなわち、Ｇ
ａＡｓがあまりエツチングされることなくレジストをエ
ツチングすることができる。
エツチング速度の比は約１０倍と大きい。すなわち、Ｇ
ａＡｓがあまりエツチングされることなくレジストをエ
ツチングすることができる。
以上より、上記レジスト７をマスクとしてチャネル層２
及び半絶縁性ＧａＡｓ基板１を高い選択比でエツチング
することができ、またこのレジスト７は容易にエツチン
グ除去することができることがわかる。
及び半絶縁性ＧａＡｓ基板１を高い選択比でエツチング
することができ、またこのレジスト７は容易にエツチン
グ除去することができることがわかる。
上述のように、本実施例によれば、原料ガス雰囲気中で
電子ビーム６を照射することによりＲＩＥ耐性の高い極
微細幅のレジスト７を形成し、このレジスト７をマスク
としてチャネル層２及び半絶縁性ＧａＡｓ基板１をＲＩ
Ｅでエツチングしているので、チャネル層２を数百人程
度の極微細幅にパターンニングすることができ、従って
極微細幅のチャネル層２を形成することができる。この
ような極微細幅のチャネル層２を有する上述の擬−次元
ＧａＡｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔにおいては、電子
がそのド・ブロイ波長と同程度の幅のチャネル層２内に
限定されるため、この電子はほとんど散乱を受けること
なくドレイン電極４とソース電極３との間を走行するこ
とができ、従って超高速動作を実現することができる。
電子ビーム６を照射することによりＲＩＥ耐性の高い極
微細幅のレジスト７を形成し、このレジスト７をマスク
としてチャネル層２及び半絶縁性ＧａＡｓ基板１をＲＩ
Ｅでエツチングしているので、チャネル層２を数百人程
度の極微細幅にパターンニングすることができ、従って
極微細幅のチャネル層２を形成することができる。この
ような極微細幅のチャネル層２を有する上述の擬−次元
ＧａＡｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔにおいては、電子
がそのド・ブロイ波長と同程度の幅のチャネル層２内に
限定されるため、この電子はほとんど散乱を受けること
なくドレイン電極４とソース電極３との間を走行するこ
とができ、従って超高速動作を実現することができる。
また、本実施例によれば、既述の従来の電子ビームリソ
グラフィーを用いた場合のようにＲＩＥ耐性の高い金属
膜を形成する必要がないので、製造工程が簡単である。
グラフィーを用いた場合のようにＲＩＥ耐性の高い金属
膜を形成する必要がないので、製造工程が簡単である。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、電子ビーム６の代わりに陽電子ビーム、ミュー
オンのビーム等の他の種類の荷電粒子線を用いることが
可能である。また、上述の実施例においてはＧａＡｓを
エツチングする場合について説明したが、本発明は他の
種類の半導体をエツチングする場合にも適用することが
可能である。−例としてレジストをマスクにＧｅをＲＩ
Ｅでエツチングした場合のエツチング特性を第６図及び
第８図に示す。
オンのビーム等の他の種類の荷電粒子線を用いることが
可能である。また、上述の実施例においてはＧａＡｓを
エツチングする場合について説明したが、本発明は他の
種類の半導体をエツチングする場合にも適用することが
可能である。−例としてレジストをマスクにＧｅをＲＩ
Ｅでエツチングした場合のエツチング特性を第６図及び
第８図に示す。
さらに、上述の実施例においては、本発明を擬−次元Ｇ
ａＡｓ ＭＥＳＦＥＴの製造に適用した場合について
説明したが、本発明は、ＧａＡｓ ＭＥＳＦＥＴ以外
のショットキーゲートＦＥＴの製造に適用することがで
きることは勿論、例えば高電子移動度トランジスタ（Ｈ
Ｅ Ｍ Ｔ ： Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍ。
ａＡｓ ＭＥＳＦＥＴの製造に適用した場合について
説明したが、本発明は、ＧａＡｓ ＭＥＳＦＥＴ以外
のショットキーゲートＦＥＴの製造に適用することがで
きることは勿論、例えば高電子移動度トランジスタ（Ｈ
Ｅ Ｍ Ｔ ： Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍ。
ｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ ） 、さらには
ＭＯＳＦＥＴの製造に適用することも可能である。
ＭＯＳＦＥＴの製造に適用することも可能である。
以上説明したように、本発明によれば、原料ガスを含む
雰囲気中で半導体基板に荷電粒子線を照射することによ
り極微細幅のレジストを形成することができるので、こ
の極微細幅のレジストをマスクとして半導体基板を反応
性イオンエツチングでエツチングすることにより、半導
体基板を極微細幅にパターンニングすることができる。
雰囲気中で半導体基板に荷電粒子線を照射することによ
り極微細幅のレジストを形成することができるので、こ
の極微細幅のレジストをマスクとして半導体基板を反応
性イオンエツチングでエツチングすることにより、半導
体基板を極微細幅にパターンニングすることができる。
第１図は本発明の一実施例による擬−次元ＧａＡｓＭＥ
ＳＦＥＴの製造方法における電子ビーム照射による極微
細幅のレジストの形成方法を説明するための斜視図、第
２図Ａは第１図に示す方法により極微細幅のレジストを
チャネル層上に形成した状態を示す平面図、第２図Ｂは
第２図ＡのＸ−Ｘ線に沿っての断面図、第３図Ａは第２
図Ａ及び第２図Ｂに示すレジストをマスクとしてチャネ
ル層及び半絶縁性ＧａＡｓ基板をＲＩＥでエツチングす
ることにより極微細幅のチャネル層を形成した状態を示
す平面図、第３図Ｂは第３図ＡのＹ−Ｙ線に沿っての断
面図、第４図Ａは擬−次元ＧａＡｓ ＭＥＳＦＥＴの
完成状態を示す平面図、第４図Ｂは第４図ＡのＺ−Ｚ線
に沿っての断面図、第５図は電子ビーム照射により形成
されたレジストをマスクとしてＧａＡｓをＲＩＥでエツ
チングした時のレジストのエツチング特性を示すグラフ
、第６図は電子ビーム照射により形成されたレジストを
マスクとしてＧａＡｓをＲＩＥでエツチングした時のＧ
ａＡｓのエツチング特性を示すグラフ、第７図は電子ビ
ーム照射により形成されたレジストをＲＩＥでエツチン
グ除去した時のレジストのエツチング特性を示すグラフ
、第８図は電子ビーム照射により形成されたレジストを
ＲＩＥでエツチング除去した時のＧａＡｓのエツチング
特性を示すグラフである。 図面における主要な符号の説明 １：半絶縁性ＧａＡｓ基板、 ２、チャネル層、６：電
子ビーム、 ７：レジスト、 ８：ゲート電極。 代理人 弁理士 杉 浦 正 知 ６亀手σ−ム ｔ＋ビーム岨竹］；よ３Ｌシストの用へ万５太第１図 しレストと彫へＬ７：状懸 第２図Ａ 第２図Ｂ 第３図Ａ 第４図Ａ 第４図Ｂ 工・ツナ〉り’＠Ｉｖｌ（分） しヅストっニラ今〉り°°件壽手生 エツナンク゛＠閏（分） ＧａＡｓＸ ｌｐ、・Ｇｅの工・７＋ンク゛’９４４Ａ
す−＾ 計で■ エッ＋ンフ“時ｒ８１（介） しヅ７．トリエッ＋ンプ゛特・＋−を 第７図 工・ン千ンク゛’＠Ｉ”、ｉ（今） ＧａＡｓ＆ム°’Ｇｅのエツ今ンク°゛牛卑士住−第８
図
ＳＦＥＴの製造方法における電子ビーム照射による極微
細幅のレジストの形成方法を説明するための斜視図、第
２図Ａは第１図に示す方法により極微細幅のレジストを
チャネル層上に形成した状態を示す平面図、第２図Ｂは
第２図ＡのＸ−Ｘ線に沿っての断面図、第３図Ａは第２
図Ａ及び第２図Ｂに示すレジストをマスクとしてチャネ
ル層及び半絶縁性ＧａＡｓ基板をＲＩＥでエツチングす
ることにより極微細幅のチャネル層を形成した状態を示
す平面図、第３図Ｂは第３図ＡのＹ−Ｙ線に沿っての断
面図、第４図Ａは擬−次元ＧａＡｓ ＭＥＳＦＥＴの
完成状態を示す平面図、第４図Ｂは第４図ＡのＺ−Ｚ線
に沿っての断面図、第５図は電子ビーム照射により形成
されたレジストをマスクとしてＧａＡｓをＲＩＥでエツ
チングした時のレジストのエツチング特性を示すグラフ
、第６図は電子ビーム照射により形成されたレジストを
マスクとしてＧａＡｓをＲＩＥでエツチングした時のＧ
ａＡｓのエツチング特性を示すグラフ、第７図は電子ビ
ーム照射により形成されたレジストをＲＩＥでエツチン
グ除去した時のレジストのエツチング特性を示すグラフ
、第８図は電子ビーム照射により形成されたレジストを
ＲＩＥでエツチング除去した時のＧａＡｓのエツチング
特性を示すグラフである。 図面における主要な符号の説明 １：半絶縁性ＧａＡｓ基板、 ２、チャネル層、６：電
子ビーム、 ７：レジスト、 ８：ゲート電極。 代理人 弁理士 杉 浦 正 知 ６亀手σ−ム ｔ＋ビーム岨竹］；よ３Ｌシストの用へ万５太第１図 しレストと彫へＬ７：状懸 第２図Ａ 第２図Ｂ 第３図Ａ 第４図Ａ 第４図Ｂ 工・ツナ〉り’＠Ｉｖｌ（分） しヅストっニラ今〉り°°件壽手生 エツナンク゛＠閏（分） ＧａＡｓＸ ｌｐ、・Ｇｅの工・７＋ンク゛’９４４Ａ
す−＾ 計で■ エッ＋ンフ“時ｒ８１（介） しヅ７．トリエッ＋ンプ゛特・＋−を 第７図 工・ン千ンク゛’＠Ｉ”、ｉ（今） ＧａＡｓ＆ム°’Ｇｅのエツ今ンク°゛牛卑士住−第８
図
Claims (1)
- 所定の原料ガスを含む雰囲気中で半導体基板に荷電粒
子線を照射することにより上記原料ガスから生成される
物質から成るレジストを上記半導体基板上に形成し、上
記レジストをマスクとして上記半導体基板を反応性イオ
ンエッチングでエッチングするようにしたことを特徴と
する半導体基板のエッチング方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064854A JPH01238021A (ja) | 1988-03-18 | 1988-03-18 | 半導体基板のエッチング方法 |
| KR1019880015529A KR890008933A (ko) | 1987-11-27 | 1988-11-25 | 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법 |
| EP88119693A EP0318037A3 (en) | 1987-11-27 | 1988-11-25 | Method for forming a fine pattern by using a patterned resist layer |
| US07/639,325 US5171718A (en) | 1987-11-27 | 1991-01-09 | Method for forming a fine pattern by using a patterned resist layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064854A JPH01238021A (ja) | 1988-03-18 | 1988-03-18 | 半導体基板のエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238021A true JPH01238021A (ja) | 1989-09-22 |
Family
ID=13270191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63064854A Pending JPH01238021A (ja) | 1987-11-27 | 1988-03-18 | 半導体基板のエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238021A (ja) |
-
1988
- 1988-03-18 JP JP63064854A patent/JPH01238021A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Snow et al. | Nanofabrication with proximal probes | |
| US5352330A (en) | Process for producing nanometer-size structures on surfaces using electron beam induced chemistry through electron stimulated desorption | |
| Jagtiani et al. | Initial evaluation and comparison of plasma damage to atomic layer carbon materials using conventional and low Te plasma sources | |
| US5171718A (en) | Method for forming a fine pattern by using a patterned resist layer | |
| Behringer et al. | Fabrication of ultrahigh resolution structures in compound semiconductor heterostructures | |
| Allee et al. | Limits of nano-gate fabrication | |
| KR102127740B1 (ko) | 전계 효과 트랜지스터의 제조 방법 및 그래핀 소자에서 pmma를 제거하는 방법 | |
| Bugu et al. | High-Fidelity TiN Processing Modes for Multigate Ge-Based Quantum Devices | |
| Lee et al. | Submicron trenching of semiconductor nanostructures | |
| JP2922149B2 (ja) | 微細加工方法 | |
| Karami | GaN HEMT technology for W-band frequency applications | |
| Seredinski | Interference Effects in Graphene Josephson Junctions Subject to Magnetic Field | |
| JPH01228134A (ja) | レジストの形成方法 | |
| JP2932475B2 (ja) | 半導体装置の製造方法 | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| EP0318037A2 (en) | Method for forming a fine pattern by using a patterned resist layer | |
| Al-Amin | Advanced graphene microelectronic devices | |
| JPH0369109A (ja) | 半導体装置の製造方法 | |
| JPS63283029A (ja) | 半導体装置の製造方法 | |
| Chang | Design, fabrication, and characterization of low-dimensional quantum devices | |
| JPH0360113A (ja) | リフトオフ用レジストパターン形成方法 | |
| Cheng | Modification and Scaling of Metal Contacts to 2D Materials Using an In-Situ Argon Ion Beam | |
| Saha et al. | 2D Material-Based Field Effect Transistors (FETs) | |
| JPH02281664A (ja) | 半導体装置及びその製造方法 | |
| Zharinov et al. | Fabrication and characterisation of a single cluster transistor |