JPH01238147A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01238147A JPH01238147A JP6543688A JP6543688A JPH01238147A JP H01238147 A JPH01238147 A JP H01238147A JP 6543688 A JP6543688 A JP 6543688A JP 6543688 A JP6543688 A JP 6543688A JP H01238147 A JPH01238147 A JP H01238147A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer
- plasma
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、層間絶縁膜としてＰＳＧＩｌ！、ＢＳＧ膜の
ような低温酸化膜を用いる多層配線構造を有する半導体
装置の製造方法に関する。
ような低温酸化膜を用いる多層配線構造を有する半導体
装置の製造方法に関する。
多層配線構造を構成するためには、下層配線上に被覆さ
れる層間絶縁膜の表面を平坦化したのち上層配線を形成
する必要がある。そのためには、層間ｍ＆！膜として熱
ＣＶＤ法により形成したドープされた低温酸化膜の炉ア
ニールによるリフローする方法が良く知られている。第
２図１１１１．（ｂｌに従来技術の一つとして良く知ら
れている方法、すなわち燐珪酸ガラス （Ｐ Ｓ Ｇ）
膜を炉中でアニールすることによるリフロー法の概略図
を示す、シリコン基板１の上に酸化１１２を介して形成
されたポリシリコン膜からなる下層のゲート電極等の配
線層３をマスクにして、ソース・ドレイン領域４を自己
整合的に形成した後、層間絶縁膜として８重量％の燐濃
度を持つＰＳＧ膜５をＣＶＤ法にて全面に被着する （
図ａ）、その後、９５０−１０００℃でＮ８または水蒸
気雰囲気中で３０分程度熱処理し、ＰＳＧ膜５をリフロ
ーすることで下層の配線層による凹凸が緩和された平坦
な層間絶縁膜６を形成することができる。これは、ノン
ドープ珪酸ガラス（ＮＳＧ）のガラス遷移温度Ｔ、は１
１６０℃と高いが、ＰＳＧＩＩＩ中の燐濃度（−Ｐ＊Ｏ
ｓ１度）が増加するにつれＴ、は単調に減少し、８重量
％の燐濃度になるとＴ、は７２５℃まで減少することを
利用したもので、Ｔ、より２００℃程度高い９５０℃付
近の低温でガラスが表面拡散および粘性流動により軟化
するりフローを実現している。これにより、下地段差の
平坦化およびコンタクトホールでの形状緩和を行い、下
地ポリシリコンとの良好な電気的絶縁を得、かつ上層に
配線するＭに対し良好なステンブカバレージを与え、断
線を防止したり、異方性エツチング時の段差部でのエツ
チング残りを防止することが可能となる。しかし、この
従来方法では、リフローの加熱条件からの制約により浅
い接合の形成が困難であるので、より低温リフローが可
能な硼素添加燐珪酸ガラス （ＢＰＳＧ）膜の通用、お
よび不純物再分布を抑制したうえでキャリアの活性化を
可能とするラピッドサーマル技術（ＲＴＰ）の適用が検
討されている。実際Ｂ、０゜を添加した時のＴ、の減少
効果はＰ２Ｏ，添加時に比して顕著であり、例えば４重
量％Ｂ ｓ Ｏｓ ｒ１度の時はｐｘｏｉｔ１度に関係
なく Ｔｓが約６００℃となるので、ＰｚＯｓ濃度はＭ
腐食が起こらずかつゲッタリング効果が得られる４１１
Ｌｉ１％程度に押さえることができる。この程度のＢ
Ｐ Ｓ Ｇｌｌ！は濃度的にも高濃度ではないので吸湿
による膜質の劣化は殆どみられない、さらに、特徴的な
こととしてこの場合Ｐｒｏｓ濃度の変動に起因する不完
全なりフローという問題も回避できるという利点がある
。一方、リフロー時の熱処理に従来の炉中アニールに代
わってランプ加熱を用いたＲＴＰを使用したことにより
、浅い接合とキャリアの高い活性化率を得ることができ
ると報告されている。
れる層間絶縁膜の表面を平坦化したのち上層配線を形成
する必要がある。そのためには、層間ｍ＆！膜として熱
ＣＶＤ法により形成したドープされた低温酸化膜の炉ア
ニールによるリフローする方法が良く知られている。第
２図１１１１．（ｂｌに従来技術の一つとして良く知ら
れている方法、すなわち燐珪酸ガラス （Ｐ Ｓ Ｇ）
膜を炉中でアニールすることによるリフロー法の概略図
を示す、シリコン基板１の上に酸化１１２を介して形成
されたポリシリコン膜からなる下層のゲート電極等の配
線層３をマスクにして、ソース・ドレイン領域４を自己
整合的に形成した後、層間絶縁膜として８重量％の燐濃
度を持つＰＳＧ膜５をＣＶＤ法にて全面に被着する （
図ａ）、その後、９５０−１０００℃でＮ８または水蒸
気雰囲気中で３０分程度熱処理し、ＰＳＧ膜５をリフロ
ーすることで下層の配線層による凹凸が緩和された平坦
な層間絶縁膜６を形成することができる。これは、ノン
ドープ珪酸ガラス（ＮＳＧ）のガラス遷移温度Ｔ、は１
１６０℃と高いが、ＰＳＧＩＩＩ中の燐濃度（−Ｐ＊Ｏ
ｓ１度）が増加するにつれＴ、は単調に減少し、８重量
％の燐濃度になるとＴ、は７２５℃まで減少することを
利用したもので、Ｔ、より２００℃程度高い９５０℃付
近の低温でガラスが表面拡散および粘性流動により軟化
するりフローを実現している。これにより、下地段差の
平坦化およびコンタクトホールでの形状緩和を行い、下
地ポリシリコンとの良好な電気的絶縁を得、かつ上層に
配線するＭに対し良好なステンブカバレージを与え、断
線を防止したり、異方性エツチング時の段差部でのエツ
チング残りを防止することが可能となる。しかし、この
従来方法では、リフローの加熱条件からの制約により浅
い接合の形成が困難であるので、より低温リフローが可
能な硼素添加燐珪酸ガラス （ＢＰＳＧ）膜の通用、お
よび不純物再分布を抑制したうえでキャリアの活性化を
可能とするラピッドサーマル技術（ＲＴＰ）の適用が検
討されている。実際Ｂ、０゜を添加した時のＴ、の減少
効果はＰ２Ｏ，添加時に比して顕著であり、例えば４重
量％Ｂ ｓ Ｏｓ ｒ１度の時はｐｘｏｉｔ１度に関係
なく Ｔｓが約６００℃となるので、ＰｚＯｓ濃度はＭ
腐食が起こらずかつゲッタリング効果が得られる４１１
Ｌｉ１％程度に押さえることができる。この程度のＢ
Ｐ Ｓ Ｇｌｌ！は濃度的にも高濃度ではないので吸湿
による膜質の劣化は殆どみられない、さらに、特徴的な
こととしてこの場合Ｐｒｏｓ濃度の変動に起因する不完
全なりフローという問題も回避できるという利点がある
。一方、リフロー時の熱処理に従来の炉中アニールに代
わってランプ加熱を用いたＲＴＰを使用したことにより
、浅い接合とキャリアの高い活性化率を得ることができ
ると報告されている。
そこで不純物を最適化したＢＰＳＧ膜をＲＴＰによりリ
フローする事が理想的な低温プロセスと考えられる。し
かし、例えば減圧ＣＶＤ法などでＢＰＳＧ膜を形成する
ことが試みられてきたが膜中の不純物濃度を制御して形
成することには依然難があり、ｐ、ｏ、は制御性よくド
ープできるが交互作用のためＢ１０．のドープ量は予想
値をかなり下回るような問題が生じた。そのため、濃度
ばらつきおよび腰厚ばらつきに起因するりフロー形状の
ばらつきを低減することは難しかった。
フローする事が理想的な低温プロセスと考えられる。し
かし、例えば減圧ＣＶＤ法などでＢＰＳＧ膜を形成する
ことが試みられてきたが膜中の不純物濃度を制御して形
成することには依然難があり、ｐ、ｏ、は制御性よくド
ープできるが交互作用のためＢ１０．のドープ量は予想
値をかなり下回るような問題が生じた。そのため、濃度
ばらつきおよび腰厚ばらつきに起因するりフロー形状の
ばらつきを低減することは難しかった。
本発明の課題は、下層配線上の層間ｗＡ縁膜として不純
物濃度の最適に制御されたＢＰＳＧ膜を成膜し、ＲＴＰ
によりリフローして表面が平坦な層間絶縁膜を得るもの
とする。
物濃度の最適に制御されたＢＰＳＧ膜を成膜し、ＲＴＰ
によりリフローして表面が平坦な層間絶縁膜を得るもの
とする。
上記の課題の解決のために、本発明はＢＰＳＧ膜からな
る層間絶縁膜を用いた多層配線構造を有する半導体装置
の層間絶縁膜形成の際に、下層配線形成後、ＣＶＤ法に
よりＰＳＧあるいはＢＳＧよりなる層間膜を被着し、そ
の層間膜に含まれていない硼素あるいは燐を含む不純物
ガスをプラズマ解離させて所定の濃度まで層間膜に導入
し、次いでランプ照射により層間膜をリフローさせるも
のとする。
る層間絶縁膜を用いた多層配線構造を有する半導体装置
の層間絶縁膜形成の際に、下層配線形成後、ＣＶＤ法に
よりＰＳＧあるいはＢＳＧよりなる層間膜を被着し、そ
の層間膜に含まれていない硼素あるいは燐を含む不純物
ガスをプラズマ解離させて所定の濃度まで層間膜に導入
し、次いでランプ照射により層間膜をリフローさせるも
のとする。
ＣＶＤ法により所定の燐濃度をもつＰＳＧ膜あるいは所
要の硼素濃度をもつＢ５Ｇ１１！を形成後、プラズマド
ーピングによれば所定の濃度まで硼素または燐を導入す
ることができるので、最適濃度のＢＰＳＧ膜を得ること
ができ、ランプ照射によるＲＴＰによって不純物再分布
を抑制した上でプラズマドーピング時のプラズマによる
損傷も同時に回復させることができる。
要の硼素濃度をもつＢ５Ｇ１１！を形成後、プラズマド
ーピングによれば所定の濃度まで硼素または燐を導入す
ることができるので、最適濃度のＢＰＳＧ膜を得ること
ができ、ランプ照射によるＲＴＰによって不純物再分布
を抑制した上でプラズマドーピング時のプラズマによる
損傷も同時に回復させることができる。
第１図（ａｌ〜（ｃ）は本発明の一実施例の層間絶縁膜
行程を示し、第２図と共通部分には同一の符号が付され
ている。下層の配線層である膜厚４０００人のポリシリ
コン膜からなるゲート１ｔｉ３は減圧ＣＶＤ法でｎ型シ
リコン基板１０表面のゲート酸化膜２上に被着され、３
Ｘ １０” ／ ｃｄ付近まで燐が導入され低抵抗化
されている。フォトリソグラフィ技術でゲート環８ｉ３
を形成した後、ゲート電極３の耐イオン注入阻止能を向
上させるため、シャドー酸化膜２１を全面に形成した。
行程を示し、第２図と共通部分には同一の符号が付され
ている。下層の配線層である膜厚４０００人のポリシリ
コン膜からなるゲート１ｔｉ３は減圧ＣＶＤ法でｎ型シ
リコン基板１０表面のゲート酸化膜２上に被着され、３
Ｘ １０” ／ ｃｄ付近まで燐が導入され低抵抗化
されている。フォトリソグラフィ技術でゲート環８ｉ３
を形成した後、ゲート電極３の耐イオン注入阻止能を向
上させるため、シャドー酸化膜２１を全面に形成した。
イオン注入法にてｐ゛ソースドレイン領域４を形成し、
層間絶縁膜として例えば減圧ＣＶＤ法により生成点度４
００℃、で硼素濃度が４！量％の硼珪酸ガラス （ＢＳ
Ｇ）膜７を被着した（図Ｊ１）０次に、例えば「月刊セ
ミコンダクタ・ワールド（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
Ｗｏｒｌｄ） ｊ１９８７年２月号、 ９０〜９１に
記載されたような平行平板型の真空反応槽を用い、水素
ベースｌｏｏＯｐｐｍのホスフィン（ＰＨ３）を基板温
度２００ ’Ｃ、ガス圧力２、 ＯＴｏｒｒにて直流印
加電圧３００ Ｖという条件のもとてグロー放電を発生
させることによりプラズマ解離させ、燐イオン８をＢ５
Ｇ１１７に均一に導入し、４重量％以下の燐濃度を持っ
ＢＰＳＧ膜９を形成した（図ｂ）、その後、タングステ
ン・ハロゲンランプを用いＮ１雰囲気中でアニール温度
１１００ ’Ｃ。
層間絶縁膜として例えば減圧ＣＶＤ法により生成点度４
００℃、で硼素濃度が４！量％の硼珪酸ガラス （ＢＳ
Ｇ）膜７を被着した（図Ｊ１）０次に、例えば「月刊セ
ミコンダクタ・ワールド（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
Ｗｏｒｌｄ） ｊ１９８７年２月号、 ９０〜９１に
記載されたような平行平板型の真空反応槽を用い、水素
ベースｌｏｏＯｐｐｍのホスフィン（ＰＨ３）を基板温
度２００ ’Ｃ、ガス圧力２、 ＯＴｏｒｒにて直流印
加電圧３００ Ｖという条件のもとてグロー放電を発生
させることによりプラズマ解離させ、燐イオン８をＢ５
Ｇ１１７に均一に導入し、４重量％以下の燐濃度を持っ
ＢＰＳＧ膜９を形成した（図ｂ）、その後、タングステ
ン・ハロゲンランプを用いＮ１雰囲気中でアニール温度
１１００ ’Ｃ。
アニール時間２０秒の短時間熱処理を行うことにより、
再現性良＜ＢＰＳＧＩＩ＊９のリフローおよびプラズマ
ダメージの回復を不純物再分布を抑制したうえで同時に
行った（図Ｃ）１１ リフローの程度を示すリフロー角
θｒは５３６であった。ＢＰＳＧ膜９を用いているため
ランプリフロー温度は通常１１００℃以下に押さえるこ
とができるので、ウェハ周縁部での熱放射に起因するり
フロー形状の不均一性および面内湯度分布の不均一性が
抑制され、ウェハのスリップラインの発生を低減しやす
くなっているという利点もある。さらに、デバイス面で
は上記リフロー条件で接合深さＸＪが０．３ ｐｍのＰ
ＭＯ８が形成でき、浅い接合のプロセスに向いているこ
とがわかる。炉アニールで同じリフロー形状および接合
深さを実現するには、８５０℃３０分が限界だがキャリ
アの活性化率は前記ランプアニールによるＲＴＰに比較
して低くなってしまう、上記実施例ではＤＣプラズマを
印加したが、ＥＣＲ（電子サイクロトロン共鳴）プラズ
マを用いると、低圧下でドーピングできるので、より凹
凸の厳しい下地層間膜に対しても均一にドープすること
ができる。
再現性良＜ＢＰＳＧＩＩ＊９のリフローおよびプラズマ
ダメージの回復を不純物再分布を抑制したうえで同時に
行った（図Ｃ）１１ リフローの程度を示すリフロー角
θｒは５３６であった。ＢＰＳＧ膜９を用いているため
ランプリフロー温度は通常１１００℃以下に押さえるこ
とができるので、ウェハ周縁部での熱放射に起因するり
フロー形状の不均一性および面内湯度分布の不均一性が
抑制され、ウェハのスリップラインの発生を低減しやす
くなっているという利点もある。さらに、デバイス面で
は上記リフロー条件で接合深さＸＪが０．３ ｐｍのＰ
ＭＯ８が形成でき、浅い接合のプロセスに向いているこ
とがわかる。炉アニールで同じリフロー形状および接合
深さを実現するには、８５０℃３０分が限界だがキャリ
アの活性化率は前記ランプアニールによるＲＴＰに比較
して低くなってしまう、上記実施例ではＤＣプラズマを
印加したが、ＥＣＲ（電子サイクロトロン共鳴）プラズ
マを用いると、低圧下でドーピングできるので、より凹
凸の厳しい下地層間膜に対しても均一にドープすること
ができる。
上記の実施例では減圧ＣＶＤ法で形成したＢＳＧ膜にプ
ラズマドーピングで燐を導入してＢＰＳＧとしたが、４
重量％のｐ、ｏ、濃度のＰＳＧ膜を減圧ＣＶＤ法で形成
したのち、水素ベース１ｏｏＯｐｐ■のジボラン（ＢＩ
ＨＩ）を用い、燐のプラズマドーピングと同様の条件で
硼素を導入し、４重量％のＢ、０゜濃度をもつＢＰＳＧ
としてもよい、ただし、減圧ＣＶＤ法で形成する場合、
ＢＳＧの硼素濃度の方がＰＳＧの燐濃度より深さ方向に
均一になる。そしてそのあと導入する燐は深さ方向に不
均一になるがＴ、は上記のようにｔａ濃度には無関係に
一定になる点で有利である。
ラズマドーピングで燐を導入してＢＰＳＧとしたが、４
重量％のｐ、ｏ、濃度のＰＳＧ膜を減圧ＣＶＤ法で形成
したのち、水素ベース１ｏｏＯｐｐ■のジボラン（ＢＩ
ＨＩ）を用い、燐のプラズマドーピングと同様の条件で
硼素を導入し、４重量％のＢ、０゜濃度をもつＢＰＳＧ
としてもよい、ただし、減圧ＣＶＤ法で形成する場合、
ＢＳＧの硼素濃度の方がＰＳＧの燐濃度より深さ方向に
均一になる。そしてそのあと導入する燐は深さ方向に不
均一になるがＴ、は上記のようにｔａ濃度には無関係に
一定になる点で有利である。
（発明の効果〕
本発明によれば、下層配線の上に層間絶縁膜としてＢＰ
ＳＧ膜を段差被覆性のよいＢＳＧ膜あるいはＰＳＧ膜を
被着後、含まれていない燐あるいは硼素は３００℃以下
のプラズマドーピングにより最適濃度に導入し、ランプ
照射で短時間のアニールにより制御性よく均一にリフロ
ーさせることができ、層間絶縁膜表面の平坦化が行われ
ると共にプラズマドーピング時のプラズマ損傷の回復が
可能となる。また、この過程は低温プロセスであるので
不純物の再分布が抑止でき、がっランプアニール温度が
１２００℃以下に押さえられるので、リフロー形状、膜
厚の均一性が達成され、温度分布の不均一性に起因する
ウェハのスリップライン発生が低減する。さらに、炉ア
ニールでは不可能な浅い接合も高い活性化率で得られ、
コンタクトｔａ抗の減少も可能となる。そのほか、層間
膜の被着とプラズマドーピングを同一反応室あるいは連
続複数反応室を用いて連続して行うことにより、工数の
低減も可能となる。
ＳＧ膜を段差被覆性のよいＢＳＧ膜あるいはＰＳＧ膜を
被着後、含まれていない燐あるいは硼素は３００℃以下
のプラズマドーピングにより最適濃度に導入し、ランプ
照射で短時間のアニールにより制御性よく均一にリフロ
ーさせることができ、層間絶縁膜表面の平坦化が行われ
ると共にプラズマドーピング時のプラズマ損傷の回復が
可能となる。また、この過程は低温プロセスであるので
不純物の再分布が抑止でき、がっランプアニール温度が
１２００℃以下に押さえられるので、リフロー形状、膜
厚の均一性が達成され、温度分布の不均一性に起因する
ウェハのスリップライン発生が低減する。さらに、炉ア
ニールでは不可能な浅い接合も高い活性化率で得られ、
コンタクトｔａ抗の減少も可能となる。そのほか、層間
膜の被着とプラズマドーピングを同一反応室あるいは連
続複数反応室を用いて連続して行うことにより、工数の
低減も可能となる。
第１図（５）〜ｔｃ＋は本発明の一実施例の層間絶縁膜
形成工程を順に示す断面図、第２図（＋１）〜伽）は従
来の層間絶縁膜形成工程を順に示す断面図である。 １：ｎ型Ｓｔ基板、３：ゲート電極、７：ＢＳＧ膜、８
：燐イオン、９：ＢＰｓＧＩＩ。 第１図 ／ ′ ・ ４゛４ ど 第２図
形成工程を順に示す断面図、第２図（＋１）〜伽）は従
来の層間絶縁膜形成工程を順に示す断面図である。 １：ｎ型Ｓｔ基板、３：ゲート電極、７：ＢＳＧ膜、８
：燐イオン、９：ＢＰｓＧＩＩ。 第１図 ／ ′ ・ ４゛４ ど 第２図
Claims (1)
- １）硼燐珪酸ガラス膜からなる層間絶縁膜を用いた多層
配線構造を有する半導体装置の層間絶縁膜形成の際に、
下層配線形成後、化学的気相成長法によりりん珪酸ガラ
スあるいは硼珪酸ガラスよりなる層間膜を被着し、該層
間膜に含まれていない硼素あるいは燐を含む不純物ガス
をプラズマ分解して所定の濃度まで層間膜に導入し、次
いでランプ照射により層間膜をリフローさせることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6543688A JPH01238147A (ja) | 1988-03-18 | 1988-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6543688A JPH01238147A (ja) | 1988-03-18 | 1988-03-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238147A true JPH01238147A (ja) | 1989-09-22 |
Family
ID=13287064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6543688A Pending JPH01238147A (ja) | 1988-03-18 | 1988-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238147A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652187A (en) * | 1991-10-30 | 1997-07-29 | Samsung Electronics Co., Ltd. | Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment |
| US6803318B1 (en) * | 2000-09-14 | 2004-10-12 | Cypress Semiconductor Corp. | Method of forming self aligned contacts |
| KR100609993B1 (ko) * | 1999-02-03 | 2006-08-09 | 삼성전자주식회사 | 반도체소자의 평탄화 방법 |
-
1988
- 1988-03-18 JP JP6543688A patent/JPH01238147A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652187A (en) * | 1991-10-30 | 1997-07-29 | Samsung Electronics Co., Ltd. | Method for fabricating doped interlayer-dielectric film of semiconductor device using a plasma treatment |
| KR100609993B1 (ko) * | 1999-02-03 | 2006-08-09 | 삼성전자주식회사 | 반도체소자의 평탄화 방법 |
| US6803318B1 (en) * | 2000-09-14 | 2004-10-12 | Cypress Semiconductor Corp. | Method of forming self aligned contacts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4298629A (en) | Method for forming a nitride insulating film on a silicon semiconductor substrate surface by direct nitridation | |
| US5175126A (en) | Process of making titanium nitride barrier layer | |
| US6291337B1 (en) | Elimination of cracks generated after a rapid thermal process step of a semiconductor wafer | |
| JP3007061B2 (ja) | 半導体素子の浅接合形成方法 | |
| JPH01238147A (ja) | 半導体装置の製造方法 | |
| JPH073819B2 (ja) | 高融点金属成長方法 | |
| JPH0558257B2 (ja) | ||
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| KR100440501B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100529675B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0322527A (ja) | 半導体装置の製造方法 | |
| JP2843037B2 (ja) | 半導体装置の製造方法 | |
| KR100541705B1 (ko) | 반도체소자의 제조방법 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP2681281B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| CN112885716A (zh) | 半导体结构的形成方法 | |
| JPS6230686B2 (ja) | ||
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| CN121011503A (zh) | 半导体器件的金属元素扩散方法及其制造方法 | |
| KR950000659B1 (ko) | 실사이드 형성방법 | |
| CN101459075A (zh) | 金属硅化物层及半导体器件的制造方法 | |
| JP3231757B2 (ja) | 半導体装置の製造方法 | |
| JPS63262840A (ja) | チタンシリサイド接合形成法 |