JPH01238465A - インバータ装置の制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、直流電源とは絶縁された交流を出力するイ
ンバータ装置の制御方法に関する。

〔従来の技術〕

第５図は直流電源とは絶縁された交流を出力するインバ
ータ装置の従来例を示した主回路接続図である。

この第５図において、符号ｌなる交流電源は、電圧変動
と周波数変動とがある程度許容されている商用電源であ
って、この交流電源１からの交流をサイリスク整流器２
で定電圧の直流に変換し、平滑リアクトル３Ｌと平滑コ
ンデンサ３Ｃとにより、このサイリスタ整流器２が出力
する直流を平滑して第１インバータ　１０に与える。

第１インバータ　１０　は、半導体スイッチ素子として
の電界効果トランジスタ（以下ではＦＥＴと略記する）
と、これに逆並列接続されるダイオードとにより形成さ
れるアームを単相ブリッジ接続することで構成されてお
り、各アームを順次オン・オフ動作させることにより、
この第１インバータｌＯに入力された直流を交流に変換
して絶縁変圧器４へ供給するのであるが、この第１イン
バータ１０が出力する交流の周波数を高くするほど、絶
縁変圧器４を小形化することができる。

この絶縁変圧器４により、直流側とは絶縁された交流は
、ダイオードの単相ブリッジ接続で構成されたダイオー
ド整流器５により、再び直流に変換され、この直流に含
まれているリップル分を平滑リアクトル６Ｌと平滑コン
デンサ６Ｃとで構成されている平滑回路により吸収・除
去したのち、第２インバータ３０により再び交流に変換
し、負荷７にこの交流を供給する。

ここで第２インバータ３０は、半導体スイッチ素子とし
てのＦＥＴと、このＦＥＴに逆並列接続されたダイオー
ドとでアームを形成し、このアームを単相ブリッジ接続
しているのであるが、たとえばパルス幅変調制御により
これらＦＥＴをオン・オフ動作させることで、負荷７に
与える交流の電圧と周波数とを所望値に制御することが
できる。

〔発明が解決しようとする課題］ ところで、第５図に示す従来例回路で構成されて、負荷
へ供給する交流を直流電源側と絶縁するようにしている
インバータ装置は、上述したように、直流電源を交流に
変換したのちに絶縁し、再度直流に変換してから第２イ
ンバータで所望の交流を出力させるようにしていること
がら、絶縁後のダイオード整流器５の出力直流を平滑す
る必要があり、そのために大容量の平滑リアクトル６Ｌ
ならびに平滑コンデンサ６Ｃを設置しなければならず、
装置が大形化する欠点を有している。さらに、出力電圧
周期の変化するパルス幅変調波形を出力するインバータ
装置には通用できない欠点も合わせて有する。

そこでこの発明の目的は、直流電源とは絶縁された交流
を直流に変換する整流器の出力を平滑にする回路を不要
にするとともに、上記の直流電源絶縁用の変圧器を小形
にし、かつ出力電圧周期の変化するパルス幅変調波形を
出力することができるようにインバータ装置を制御する
ものとする。

〔課題を解決するための手段〕

上記の目的を達成するために、この発明の制御方法は、
半導体スイッチ素子と、これに逆並列接続されたダイオ
ードとで形成されたアームをブリッジ接続することで、
第１変換手段と第２変換手段ならびに第３変換手段を別
個に構成し、前記第１変換手段は各相ごとにその上側ア
ームの動作と下側アームの動作とが相反するように、か
つ各相間の動作の重なり期間が出力電圧に対応して変化
するように点弧パルスを与えて、当該第１変換手段に入
力される直流を交流に変換し、この交流の半サイクルご
との電圧差の総和により磁束を決定するようになされて
いる絶縁変圧器を介して前記第２変換手段に与え、この
第２変換手段は前記第１変換手段への点弧パルスに同期
した点弧パルスにより、絶縁された交流入力を直流に変
換して前記第３．変換手段へ出力し、この第３変換手段
は前記第１変換手段の点弧パルスに同期してパルス幅変
調された点弧パルスにより、直流入力を交流に変換して
出力するものとする。

〔作用〕

この発明は、高い周波数でパルス幅変調動作をする第１
インバータが出力する交流の半サイクルごとの電圧差の
総和により磁束を決定するように設計された絶縁変圧器
により、この交流を絶縁した後に直流に変換する整流器
を、半導体スイッチ素子と、これに逆並列接続されたダ
イオードとでなるアームのブリッジ接続で構成し、この
半導体スイッチ素子への点弧パルス、ならびに次段の第
２インバータを構成している半導体スイッチ素子への点
弧パルスを、第１インバータの半導体スイッチ素子用点
弧パルスに同期させるようにすることで、前記整流器が
出力する直流を平滑することなく第２インバータへ与え
るようにして、前記整流器直流出力用平滑回路を省略で
きるようにしたものである。

〔実施例〕

第１図は本発明の実施例を示した主回路接続図であり、
第２図は第１図に示す実施例回路における各変換手段の
動作の実施例をあられしたタイムチャートであり、この
第１図と第２図により、本発明の内容を以下に記載する
。

この第１図において、符号１なる交流電源は、電圧変動
と周波数変動とがある程度許容されている商用電源であ
って、この交流ｍ１ｌｌからの交流をサイリスタ整流器
２で定電圧の直流に変換し、平滑リアクトル３　Ｌと平
滑コンデンサ３Ｃとにより、このサイリスク整流器２が
出ノＪする直流を平滑して、第１変換手段としての第１
インバータ１０へ入力させているのは、第５図において
既述の従来例回路の場合と同じである。

第１インバータ　ｌＯは、半導体スイッチ素子としての
４個のＦ　Ｅ　Ｔ　１１．１２．１３．１４を単相ブリ
ッジ接続することで構成されているが、これらのＦ　Ｅ
Ｔ　１１．１２．１３．１４には、それぞれ別個のダイ
オードが逆並列接続されている。この第１インバータ１
０は直流電源すなわちサイリスク整流器２からの平滑さ
れた直流を入力し、これをパルス幅変調制御により高い
周波数の交流に変換して絶Ｕ変圧器４の１次側に印加す
るので、この絶縁変圧器４の２次側からは直流電源側と
は絶縁された交流を取出すことができるので、これを第
２変換手段としてのトランジスタ整流器２０に与えて再
び直流に変換する。

このトランジスタ整流器２０は、半導体スイッチ素子と
しての４個のトランジスタ２１．２２．２３゜２４のそ
れぞれにダイオードを逆並列接続したものを単相ブリッ
ジ接続することで構成され、このトランジスタ整流器２
０に入力される交流を直流に変換して、この直流を第３
変換手段としての第２インバータ３０に入力させている
。

第２インバータ３０　も、半導体スイッチ素子としての
４個のＦ　Ｅ　７３１．３２．３３．３４のそれぞれに
ダイオードを逆並列接続したものを単相ブリッジ接続す
ることで構成され、この第２インバータ３０に入力され
る直流を、所望の電圧と周波数の交流に変換して負荷７
に供給するので、この負荷７には、サイリスタ整流器２
が出力する直流とは絶縁された交流を給電できる。ここ
で符号４１　は負荷７へ出力する交流電圧を検出する計
器用変圧器であり、また符号４０は第１インバータ　１
０　とトランジスタ整流器２０および第２インバータ３
０へ適切なタイミングで点弧パルスを与えるパルス分配
回路である。

このパルス分配回路４０の働きにより、この第１図に示
すインバータ装置は、第２図のタイムチャートに示す動
作をなす、すなわち、第２図（イ）は第１インバータ　
１０の出力電圧、第２図（ロ）は絶縁変圧器４の磁束、
第２図（ハ）はトランジスタ整流器２０の出力電圧、第
２図（ニ）は第２インバータ３０の出力電圧、第２図（
ホ）は第２インバータの出力電流をそれぞれがあられし
ており、第２図（へ）は第１インバータ　１０を構成す
る４個のＦＥＴ　１１．１２．１３および１４の動作、
第２図（ト）はトランジスタ整流器２０を構成する４個
のトランジスタ２１．２２．２３および２４の動作、第
２図（チ）は第２インバータ３０を構成する４個のＦＥ
Ｔ　３１．３２．３３．ならびに３４の動作をそれぞれ
があられしている。

この第２図であきらかなように、第１インバータ１０の
第１相を構成している上側のＦＥＴＩＩと下側のＦＥＴ
１３とは、そのいずれか一方がオンのときは他方は必ず
オフであって、両者が交互にオンとオフとを繰返す動作
をするようにしている。また第２相を構成している上側
のＦＥＴ１２と下側のＦＥＴ１４　も、同様に一方がオ
ンのときは他方がオフであって両者は交互にオンとオフ
とを繰返す、さらにこれら第１相の動作と第２相の動作
との重なり期間が出力電圧に対応して変化するようにし
ているので、この第１インバータ１０は、出力電圧が零
となる期間のある、パルス幅変調された高い周波数の交
流を出力することとなる（第２図（イ）参照）。

絶縁変圧器４は、この第１インバータ１０からの半サイ
クルごとの電圧差の総和によりその磁束が決定されるよ
うに設計されており　（第２図（ロ）参照）、また、ト
ランジスタ整流器２０を構成しているトランジスタ２１
．２２．２３および２４への点弧パルスは、絶縁変圧器
４の極性に応して、換言すれば第１インバータ　１０を
構成しているＦＥＴ　１１．１２．１３．１４への点弧
パルスに同期して与えられるのであって、これらのトラ
ンジスタ２１゜２２、２３．２４のオン・オフ動作は、
第１インバータ　ｌＯが電圧を出している期間内に完了
する　（第２図（へ）参照）、さらに第２インバータ　
３０を構成しているＦ　Ｅ　Ｔ　３１．３２．３３．３
４への点弧パルスも第１インバータ１０を構成している
ＦＥＴ１１、１２．１３．１４の点弧パルスに同期して
おり、この第２インバータ３０の電圧発生区間は、トラ
ンジスタ整流器２０の各トランジスタ２１．２２゜２３
、２４に点弧信号が与えられている間に完了する。この
第２インバータ　３０　は第２図（ト）に示すように、
ＦＥＴ３１　とＦＥＴ３３　とは基本周波数でのスイッ
チング動作であるが、ＦＥＴ３２とＦＥＴ３４　とはパ
ルス幅変調動作となっている。

なお、第１図に記載されているスナバコンデンサ５１．
５２は、このインバータ装置が動作するさいに、原理的
には必要のないコンデンサであって、削除しても差支え
ないものであるが、スナバ用として実用されるものであ
る。従ってこのスナバコンデンサ５１．５２が接続され
ている場合、サイリスタ整流器２０が出力する直流電圧
は保持されることになり、第２図（ロ）とは異なる波形
となる。

この第２図（ロ）は絶縁変圧器４の１次側電圧に対応し
て画いているのみである。

第１インバータ１０　とトランジスタ整流器２０および
第２インバータ３０が上述の関係を保って動作すること
により、第１インバータ１０を回ってトランジスタ整流
器２０の各トランジスタ間の短絡モードは無くなるし、
第２インバータ３０が環流モードになってからトランジ
スタ整流器２０のトランジスタをオフさせるようにして
いるので、このトランジスタのはね上り電圧を小さな値
に抑制することができる。

第３図は第２図の実施例タイムチャートにおけるＡなる
期間を拡大してあられしたタイムチャートであって、第
３図（イ）は第１インバータ１０の出力電圧、第３図（
ロ）はトランジスタ整流器２０の出力電圧、第３図（ハ
）は第２インバータ３０の出力電圧、第３図（ニ）は第
１インバータ１０を構成しているＦ　Ｅ　Ｔ　１１．１
２．１３．１４の動作、第３図（ホ）はトランジスタの
整流器２０を構成しているトランジスタ２１．２２．２
３．２４の動作、第３図（へ）は第２インバータ３０を
構成しているＦＥＴ３１、３２．３３．３４の動作をそ
れぞれがあられしている。

この第３図であきらかなように、第１インバータ１０と
トランジスタ整流器２０および第２インバータ３０を構
成している各スイッチ素子のオン・オフ動作の速度、あ
るいは回路振動などを考慮して、各スイッチ素子間にτ
、〜τ、の時間を確保するようにしている。

第４図は第１図に示す実施例回路における各変換手段の
動作の第２の実施例をあられしたタイムチャートであっ
て、この第４図（イ）は第３図（イ）と対応している。

しかし絶縁変圧器４の磁束の図示は省略しているので、
第４図（ロ）、（ハ）、（ニ）。

（ホ）、（へ）および（ト）はそれぞれ第３図（ハ）、
（ニ）。

（ホ）、（へ）、（ト）および（チ）に対応しているの
で、これらの説明は省略する。

この第４図においては、（ト）に示すように、第２イン
バータ３０を構成しているＦＥＴ３１　とＦＥＴ３３　
とは、第１インバータ１０あるいはトランジスタ整流器
２０　と同期した点弧パルスにより動作しており、ＦＥ
Ｔ３２とＦＥＴ３４とがパルス幅変調動作となっている
。

要するに環流モードを構成できるインバータ回路用点弧
パルスを与え°Ｃ動作させるのであれば、パルス幅変調
波形をどのようにして作成するかについて制限されるこ
とはない。さらにこれら第１インバータ　ｌＯと第２イ
ンバータ３０、およびトランジスタ整流器２０を構成す
る半導体スイッチ素子についても、可制御素子であれば
よいことは勿論である。

〔発明の効果〕

この発明によれば、直流を交流に変換する第１インバー
タの出力を絶縁したのち、整流器、で直流に変換し、第
２インバータでこの直流を再び交流に変換して出力する
ようにしているインバータ装置において、前記整流器と
第２インバータへの点弧パルスを第１インバータへの点
弧パルスと同期させ、かつこの第１インバータが電圧を
出力している期間中に整流器を構成している半導体スイ
ンチ素子はそのオン・オフ動作を完了し、この整流器に
点弧信号が与えられている間に第２インバータは電圧発
生区間を完了するように制御しているので、整流器の直
流側に平滑回路を設ける必要がなくなり、当該インバー
タ装置を小形軽量化できる・効果を得る。また変圧器は
第１インバータの半サイクルごとの電圧差の総和により
磁束を決定しているので、小形化できるし、このインバ
ータ装置は周期の変化するパルス幅変調波形を出力する
ことができる。さらに、当該インバータ装置が出力電圧
発生期間中における有効電力と無効電力の処理は、第２
インバータと整流器、第１インバータおよびこの第１イ
ンバータの直流電源により行われるし、出力電圧を発生
していない期間での電流は、第２インバータにより環清
そ一ドが構成されるので、第１インバータや整流器がス
イッチング動作したときのはね上り電圧を小さく抑制で
きる効果も合わせて有する。さらに整流器の直流出力側
にスナバ用として小容量のコンデンサを接続することで
、絶縁変圧器駆動時に生じる回路振動に起因したはね上
り電圧も抑制できる効果を発揮することとなる。

【図面の簡単な説明】

第１図は本発明の実施例を示した主回路接続図、第２図
は第１図に示す実施例回路における各変換手段の動作の
実施例をあられしたタイムチャート、第３図は第２図の
実施例タイムチャートにおけるＡなる期間を拡大してあ
られしたタイムチャート、第４図は第１図に示す実施例
回路における各変換手段の動作の第２の実施例をあられ
したタイムチャートであり、第５図は直流電源とは絶縁
された交流を出力するインバータ装置の従来例を示した
主回路接続図である。 １・・・交流電源、２・・・サイリスタ整流器、３Ｃ。 ６Ｃ・・・平滑コンデンサ、３Ｌ、６Ｌ・・・平滑リア
ク］、ル、４・・・絶縁変圧器、５・・・ダイオード整
流器、７・・・負荷、１０・・・第１変換手段としての
第１インバータ、１１．１２．１３．１４・・・半導体
スイッチ素子としてのＦＥＴ、２０・・・第２変換手段
としてのトランジスタ整流器、２１．２２．２３．２４
・・・半導体スインチ素子としてのトランジスタ、３０
・・・第３変換手段としての第２インバータ、３１．３
２．３３．３４・・・半導体スイッチ素子としてのＦＥ
Ｔ、４０・・・パルス分配回路、７３　図

Claims (1)

【特許請求の範囲】
1. １）半導体スイッチ素子と、これに逆並列接続されたダ
   イオードとで形成されたアームをブリッジ接続すること
   で、第１変換手段と第２変換手段ならびに第３変換手段
   を別個に構成し、前記第１変換手段は各相ごとにその上
   側アームの動作と下側アームの動作とが相反するように
   、かつ各相間の動作の重なり期間が出力電圧に対応して
   変化するように点弧パルスを与えて、当該第１変換手段
   に入力される直流を交流に変換し、この交流の半サイク
   ルごとの電圧差の総和により磁束を決定するようになさ
   れている絶縁変圧器を介して前記第２変換手段に与え、
   この第２変換手段は前記第１変換手段への点弧パルスに
   同期した点弧パルスにより、絶縁された交流入力を直流
   に変換して前記第３変換手段へ出力し、この第３変換手
   段は前記第１変換手段の点弧パルスに同期してパルス幅
   変調された点弧パルスにより、直流入力を交流に変換し
   て出力することを特徴とするインバータ装置の制御方法
   。