JPH01239877A - Structure for electrostatic measure of integrated circuit - Google Patents

Structure for electrostatic measure of integrated circuit

Info

Publication number
JPH01239877A
JPH01239877A JP6668988A JP6668988A JPH01239877A JP H01239877 A JPH01239877 A JP H01239877A JP 6668988 A JP6668988 A JP 6668988A JP 6668988 A JP6668988 A JP 6668988A JP H01239877 A JPH01239877 A JP H01239877A
Authority
JP
Japan
Prior art keywords
gnd line
gnd
diode
line
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6668988A
Other languages
Japanese (ja)
Other versions
JPH0752766B2 (en
Inventor
Takashi Morimoto
隆志 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63066689A priority Critical patent/JPH0752766B2/en
Publication of JPH01239877A publication Critical patent/JPH01239877A/en
Publication of JPH0752766B2 publication Critical patent/JPH0752766B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To reduce mutual interaction between separated GND lines and the number of elements used for separation by providing a diode whose one electrode is connected to a first GND line and the other is connected to a second GND line, and connecting the substrate with the first GND line. CONSTITUTION:As a structure for an electrostatic measure of an integrated circuit which has first and second GND lines 1 and 2, a first conduction type substrate 14 and a first diode D1, whose one electrode is connected to the first GND line 1 and the other is connected to the second GND line 2, are provided, and the substrate 14 and the first GND line 1 are connected electrically. For example, the first diode D1 is connected between the GND lines 1 and 2, and static electricity can be bypassed from the second GND line 2 to the first GND line side, and the second diode D2 is made by the connection between the p-type substrate 14 and the GND line 1 so as to enable static electricity to be bypassed from the first GND line side 1 to the second GND line 2 side.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、集積回路の静電対策構造の改良に関する。[Detailed description of the invention] (Industrial application field) The present invention relates to improvements in electrostatic countermeasure structures for integrated circuits.

(従来の技術) 集積回路装置においては、集積度が高くなるに伴って、
アナログ系回路とデジタル系回路の混在した回路装置が
多用されてきている。このような集積回路装置において
は、各回路部分のGNDラインを分離することにより、
近接するGNDライン間のクロストークを低減するよう
に設計されることが多い。
(Prior art) In integrated circuit devices, as the degree of integration increases,
Circuit devices that include a mixture of analog and digital circuits are increasingly being used. In such integrated circuit devices, by separating the GND lines of each circuit part,
They are often designed to reduce crosstalk between adjacent GND lines.

さらに9分離されたGNDライン間における静電対策装
置として、従来より、第5図に回路図で示すように、2
個のダイオード3,4を第1.第2のGNDライン1.
2間に接続した構造や、ダイオードに代えてファントム
トランジスタを2個接続した構造が提案されている。第
5図の構造では、2個のダイオード3,4を用いること
により。
Furthermore, as an electrostatic countermeasure device between nine separate GND lines, as shown in the circuit diagram in Figure 5, two
diodes 3 and 4 are connected to the first diodes 3 and 4. Second GND line 1.
A structure in which two phantom transistors are connected in place of a diode, and a structure in which two phantom transistors are connected in place of a diode have been proposed. In the structure of FIG. 5, by using two diodes 3, 4.

第1のGNDライン1と第2のGNDライン2との間に
おいて両方向の静電気を、ダイオード3または4のどち
らかの順方向電圧によりバイパスするものである。
Static electricity in both directions between the first GND line 1 and the second GND line 2 is bypassed by the forward voltage of either the diode 3 or 4.

(発明が解決しようとする課題) 上記のように、2個のダイオード3.4を用いているた
め1両GNDライン1.2間の寄生容量は、当然のこと
ながら1個のダイオードを用いた場合に比べて大きくな
る。本来、第1.第2のGNDライン1,2を分離する
のは1両GNDライン間の相互形容を低減するためであ
る。従って。
(Problem to be solved by the invention) As mentioned above, since two diodes 3.4 are used, the parasitic capacitance between the two GND lines 1.2 is naturally reduced by one diode. larger than the case. Originally, the first. The purpose of separating the second GND lines 1 and 2 is to reduce mutual differences between the two GND lines. Therefore.

上記のように寄生容量が大きくなるということは2相互
影響の低減化に逆行することになり、その改善が求めら
れていた。
An increase in the parasitic capacitance as described above goes against the reduction of the mutual influence between the two, and an improvement has been sought.

また、2個のダイオードあるいはファントムトランジス
タを用いるものであるため、素子数が多くなり、集積密
度を高める妨げともなっていた。
Furthermore, since two diodes or phantom transistors are used, the number of elements increases, which is a hindrance to increasing the integration density.

よって9本発明の目的は1分離されたG N Dライン
間における相互影響を低減することができ。
Therefore, an object of the present invention is to reduce mutual influence between GND lines separated by one.

かつそのための使用素子数を効果的に節減し得る集積回
路の静電対策構造を提供することにある。
Another object of the present invention is to provide an electrostatic countermeasure structure for an integrated circuit that can effectively reduce the number of elements used for this purpose.

(課題を解決するだめの手段) 本発明は、第1及び第2のGNDラインを有する集積回
路の静電対策構造であって、第1導電型のサブストレー
ト、及び一方の極が該第1のGNDラインに接続され、
他方の極が該第2のGNDラインに接続されている第1
のダイオードを備え。
(Means for Solving the Problems) The present invention provides an anti-static structure for an integrated circuit having first and second GND lines, the substrate being of a first conductivity type, and one pole of the first conductivity type. connected to the GND line of
a first whose other pole is connected to the second GND line;
Equipped with a diode.

該サブストレートと該第1のGNDラインとが電気的に
接続されてなり、そのことにより上記目的が達成される
The substrate and the first GND line are electrically connected, thereby achieving the above object.

(作用) 本発明は2分離された第1.第2のGNDライン間にお
いて両方向に静電気を2個のダイオードを用いてバイパ
スさせる点において、第5回の従来例と共通するもので
ある。しかしながら1本発明では、1個のダイオードに
ついては特別にダイオード領域を形成しておらず、第1
のGNDラインを例えばp型のサブストレートと電気的
に接続することにより、該p型のサブストレートと第2
のGNDラインに接続された回路部分のn型領域とによ
り自然に形成されるダイオード領域を用いている。よっ
て、実質的に、第2のGNDラインにアノードが、第1
のG N Dラインにカソードが接続された1個の第1
のダイオードを構成するだけで、第5図従来例と同様の
静電対策効果をあげることを可能とするとともに、第1
のダイオードのみを特別に形成するものであるため1両
GNDライン間の寄生容量も飛躍的に小さくされている
(Function) The present invention has two separated first and second parts. This example is similar to the fifth conventional example in that two diodes are used to bypass static electricity in both directions between the second GND lines. However, in the present invention, a diode region is not specially formed for one diode, and the first diode region is not specially formed for one diode.
For example, by electrically connecting the GND line of the p-type substrate and the second
A diode region naturally formed by an n-type region of a circuit portion connected to a GND line is used. Therefore, the anode is substantially connected to the second GND line, and the anode is connected to the first GND line.
one first whose cathode is connected to the GND line of
By simply configuring diodes, it is possible to achieve the same electrostatic countermeasure effect as the conventional example shown in
Since only the diodes are specially formed, the parasitic capacitance between the two GND lines is also dramatically reduced.

(実施例) 第1図は1本発明の一実施例の略図的回路図であり、第
2図はこの実施例の具体的な構造を示す断面図である。
(Embodiment) FIG. 1 is a schematic circuit diagram of an embodiment of the present invention, and FIG. 2 is a sectional view showing a specific structure of this embodiment.

第1図に示されているように2本実施例では。In this embodiment there are two as shown in FIG.

第1.第2のGNDライン1,2間に、カソードが第1
のGNDライン1に、アノードが第2のGNDライン2
に接続された第1のダイオードD1が電気的に接続され
ている。従って、第2のGNDライン2から第1のGN
Dライン1側へ静電気をバイパスし得ることがわかる。
1st. Between the second GND lines 1 and 2, the cathode
The anode is connected to the second GND line 2, and the anode is connected to the second GND line 2.
A first diode D1 connected to is electrically connected. Therefore, from the second GND line 2 to the first GN
It can be seen that static electricity can be bypassed to the D line 1 side.

他方5本実施例の集積回路は、p型のサブストレー)1
4を用いており、第1のG N Dライン1は仮怨接続
ライン30で示すようにp型のサブストレート14に電
気的に接続されている。そして。
On the other hand, the integrated circuit of this embodiment has a p-type substrate) 1
4 is used, and the first GND line 1 is electrically connected to the p-type substrate 14 as shown by a temporary connection line 30. and.

サブストレート14とGNDライン1とが接続されてい
ることにより、以下に詳細に説明するように、自然に第
2のダイオードが構成され、第1のGNDライン1側か
ら第2のGNDライン2側へ静電気をバイパスし得るよ
うに構成されている。
By connecting the substrate 14 and the GND line 1, a second diode is naturally formed, as will be explained in detail below, and a diode is formed from the first GND line 1 side to the second GND line 2 side. It is configured so that static electricity can be bypassed.

集積回路の表面側は、後述する内部の回路部分を保護す
るために5保護膜15により被われている。この保護膜
15の内側に互いに分離された第1および第2のGND
ライン1.2が形成されている。第1.第2のGNDラ
イン1,2はそれぞれ、異なる回路装置のGNDライン
を構成している。
The surface side of the integrated circuit is covered with a protective film 15 to protect the internal circuit portion, which will be described later. First and second GNDs separated from each other inside this protective film 15
A line 1.2 is formed. 1st. The second GND lines 1 and 2 constitute GND lines of different circuit devices, respectively.

第1のGNDライン1は、サブストレート14に拡散形
成されたn型領域16にさらに拡散形成されたベース拡
散領域17およびエミッタ領域18に電気的に接続され
ている。
The first GND line 1 is electrically connected to a base diffusion region 17 and an emitter region 18 which are further diffused into an n-type region 16 which is diffused in the substrate 14 .

他方、第2のGNDライン2は、n型領域16中に形成
されたp型のベース拡散領域19に電気的に接続されて
いる。また、第2のGNDライン2側の回路では9分離
領域20を隔ててn型の領域に拡散形成されたエミッタ
領域22にホット側のライン23が電気的に接続されて
いる。なお。
On the other hand, the second GND line 2 is electrically connected to a p-type base diffusion region 19 formed in the n-type region 16. Further, in the circuit on the second GND line 2 side, a hot side line 23 is electrically connected to an emitter region 22 which is diffused into an n-type region with nine isolation regions 20 in between. In addition.

参照符号25〜29はSiO□層を示している。Reference numerals 25 to 29 indicate SiO□ layers.

第2図において、n型領域16と、p型のベース拡散領
域19とにより第1図に示す第1のダイオードDIが構
成されている。すなわち、このp型のベース拡散領域1
9は、第1図の第1のダイオードD1を形成するために
特別に形成されたものである。
In FIG. 2, the n-type region 16 and the p-type base diffusion region 19 constitute the first diode DI shown in FIG. That is, this p-type base diffusion region 1
9 is specially formed to form the first diode D1 in FIG.

他方、前述のように、第10GNDライン1は。On the other hand, as mentioned above, the 10th GND line 1.

サブストレート14と電気的に接続されている。It is electrically connected to the substrate 14.

そして、このp型のサブストレート14と、第2のGN
Dライン2側の回路部分内のn型領域21とにより、第
2のダイオードD2が自然に構成されている。このn型
の領域21は、第2のCHDライン2側の回路部分中の
抵抗の島あるいはNPNトランジスタのコレクク領域等
により構成することができる。
Then, this p-type substrate 14 and the second GN
A second diode D2 is naturally formed by the n-type region 21 in the circuit portion on the D line 2 side. This n-type region 21 can be constituted by a resistor island in the circuit portion on the second CHD line 2 side, a collector region of an NPN transistor, or the like.

上記したサブストレート14を利用した第2のダイオー
ドD2につき、第3図および第4図を参照してより具体
的に説明する。
The second diode D2 using the substrate 14 described above will be explained in more detail with reference to FIGS. 3 and 4.

第3図において1回路装置AおよびBは、それぞれ、C
,NDDライン、2を有する回路部分であり、第2図の
一点鎖線Cを境界としてその左右に構成されているもの
に相当する。そして、第1のGNDライン1と第2のG
NDライン2との間には、第1のダイオードD1が、上
記したベース拡散領域19およびn型領域16により構
成されて。
In FIG. 3, one-circuit devices A and B each have C
, NDD line, 2, and corresponds to the circuit portion configured on the left and right sides of the dashed-dotted line C in FIG. 2 as a boundary. Then, the first GND line 1 and the second GND line 1
A first diode D1 is formed between the ND line 2 and the base diffusion region 19 and the n-type region 16 described above.

両GNDライン間に、カソードが第1のGNDライン1
に、アノードが第2のGNDライン2に接続されるよう
に挿入されている。
Between both GND lines, the cathode is connected to the first GND line 1.
, an anode is inserted so as to be connected to the second GND line 2.

他方、第2のGNDライン2側の回路装置Bにおいて例
示的に示した回路では、NPNトランジスタQ1および
抵抗R+ 、R2、R3が接続されている。抵抗R,お
よびR2のようにホット側ライン23とGNDライン2
との間に直列に接続された抵抗並びにホット側のライン
23に直接接続されない抵抗R3の各抵抗の島は+  
Vcc2電圧により逆バイアスされている。
On the other hand, in the circuit shown as an example in the circuit device B on the second GND line 2 side, an NPN transistor Q1 and resistors R+, R2, and R3 are connected. Hot side line 23 and GND line 2 like resistors R and R2
Each resistor island of the resistor R3 that is connected in series between the resistor R3 and the resistor R3 that is not directly connected to the hot side line 23 is +
It is reverse biased by the Vcc2 voltage.

また、トランジスタQ1のように、NPN)ランジスタ
のコレクタがホット側のラインに接続されたトランジス
タが存在する。
Furthermore, there is a transistor such as the transistor Q1 in which the collector of an NPN transistor is connected to the hot side line.

上記のような回路装置Bが第2のGNDライン2側に構
成されている場合、第1のGNDライン1がp型のサブ
ストレート14に電気的に接続されているので、この各
抵抗の島あるいはトランジスタQ、のコレクタをNとす
る第2のダイオードD2が自然に形成されることになる
When the circuit device B as described above is configured on the second GND line 2 side, since the first GND line 1 is electrically connected to the p-type substrate 14, each resistor island Alternatively, a second diode D2 with N as the collector of the transistor Q is naturally formed.

なお5上記回路装置Bにおける抵抗R,−R3およびト
ランジスタQ1はあくまでも例示的なものであり、これ
らに限らず、第2のGNDライン2側の回路装置已に形
成されたn型領域のいずれをも第2のダイオードD2を
構成するために利用することができる。
Note that the resistors R, -R3 and the transistor Q1 in the circuit device B described above are merely examples, and are not limited to these. can also be used to configure the second diode D2.

他方、第1のダイオードDIについては1例えば第4図
に平面図で示すように、60μm×80μmの大きさの
領域に形成することができる。なお、第4図の符号51
.52は、それぞれ、第1および第2のGNDライン1
,2に接続される金属部分を示す。
On the other hand, the first diode DI can be formed in a region having a size of 60 μm×80 μm, for example, as shown in a plan view in FIG. In addition, the reference numeral 51 in FIG.
.. 52 are the first and second GND lines 1, respectively.
, 2 are shown.

上記実施例では2以上のようにして2個のダイオードが
形成されているが、静電耐圧は同一電源系内の各端子の
静電耐圧と異なる電源系間の各端子間の静電耐圧の和で
あるため、同一電源系間の静電耐圧を充分高くすれば、
2個のダイオードの効果により、異なる電源系間の静電
耐圧も高くすることができる。
In the above embodiment, two or more diodes are formed, but the electrostatic withstand voltage is the electrostatic withstand voltage of each terminal in the same power supply system and the electrostatic withstand voltage between each terminal in different power supply systems. Therefore, if the electrostatic withstand voltage between the same power supply systems is made high enough,
Due to the effect of the two diodes, the electrostatic withstand voltage between different power supply systems can also be increased.

(発明の効果) 以上のように2本発明によれば、第1のCHDラインを
第1導電型のサブストレートに電気的に接続することに
より、特別にダイオードを構成することなく、自然にサ
ブストレートと第2のGNDライン側のホット側とによ
り第2のダイオードを構成することができる。従って、
第1のGNDラインと、第2のGNDラインとの間に1
個の第1のダイオードを形成するだけで、寄生容量を増
大させることな(両GNDライン間の相互影響を効果的
に低減することが可能な集積回路の静電対策構造が提供
される。しかも、1個のダイオードを特別に構成するだ
けでよいため、従来の2個のダイオードを構成したもの
に比べて素子数を半分にすることができるので、集積密
度を高めることも可能となる。
(Effects of the Invention) As described above, according to the two present inventions, by electrically connecting the first CHD line to the substrate of the first conductivity type, the substratum is naturally connected without configuring a diode. A second diode can be configured by the straight and the hot side on the second GND line side. Therefore,
1 between the first GND line and the second GND line
By simply forming two first diodes, an electrostatic countermeasure structure for an integrated circuit is provided that can effectively reduce mutual influence between both GND lines without increasing parasitic capacitance. Since it is only necessary to specially configure one diode, the number of elements can be halved compared to the conventional configuration of two diodes, making it possible to increase the integration density.

4、図 のP。車なi′口 第1図は本発明の一実施例を説明するための略図的回路
図、第2図は第1図実施例を説明するための断面図、第
3図は第2図の構造をより具体イビした回路図、第4図
は第1のダイオードを説明するための略図的平面図、第
5図は従来例の静電対策構造を説明するための回路図で
ある。
4. P in figure. Figure 1 is a schematic circuit diagram for explaining one embodiment of the present invention, Figure 2 is a sectional view for explaining the embodiment of Figure 1, and Figure 3 is a schematic diagram of the embodiment of Figure 2. FIG. 4 is a schematic plan view for explaining the first diode, and FIG. 5 is a circuit diagram for explaining a conventional electrostatic countermeasure structure.

1・・・第1のGNDライン、2・・・第2のGNDラ
イン、14・・・P型サブストレート、Dl・・・第1
のダイオード、D2・・・第2のダイオード。
DESCRIPTION OF SYMBOLS 1... First GND line, 2... Second GND line, 14... P type substrate, Dl... First
diode, D2... second diode.

以上that's all

Claims (1)

【特許請求の範囲】[Claims] 1、第1及び第2のGNDラインを有する集積回路の静
電対策構造であって、第1導電型のサブストレート、及
び一方の極が該第1のGNDラインに接続され、他方の
極が該第2のGNDラインに接続されている第1のダイ
オードを備え、該サブストレートと該第1のGNDライ
ンとが電気的に接続されている集積回路の静電対策構造
1. A static electricity countermeasure structure for an integrated circuit having first and second GND lines, the substrate having a first conductivity type, and one pole connected to the first GND line and the other pole connected to the first GND line. An electrostatic countermeasure structure for an integrated circuit, comprising a first diode connected to the second GND line, and the substrate and the first GND line are electrically connected.
JP63066689A 1988-03-18 1988-03-18 Antistatic structure for integrated circuits Expired - Lifetime JPH0752766B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63066689A JPH0752766B2 (en) 1988-03-18 1988-03-18 Antistatic structure for integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63066689A JPH0752766B2 (en) 1988-03-18 1988-03-18 Antistatic structure for integrated circuits

Publications (2)

Publication Number Publication Date
JPH01239877A true JPH01239877A (en) 1989-09-25
JPH0752766B2 JPH0752766B2 (en) 1995-06-05

Family

ID=13323154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63066689A Expired - Lifetime JPH0752766B2 (en) 1988-03-18 1988-03-18 Antistatic structure for integrated circuits

Country Status (1)

Country Link
JP (1) JPH0752766B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046868A (en) * 1990-04-24 1992-01-10 Fujitsu Ltd Semiconductor integrated circuit
WO2005053028A1 (en) * 2003-11-27 2005-06-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device comprising electrostatic breakdown protection element
WO2007013145A1 (en) * 2005-07-27 2007-02-01 Renesas Technology Corp. Semiconductor integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325962A (en) * 1986-07-18 1988-02-03 Hitachi Micro Comput Eng Ltd Semiconductor integrated circuit device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325962A (en) * 1986-07-18 1988-02-03 Hitachi Micro Comput Eng Ltd Semiconductor integrated circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046868A (en) * 1990-04-24 1992-01-10 Fujitsu Ltd Semiconductor integrated circuit
WO2005053028A1 (en) * 2003-11-27 2005-06-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device comprising electrostatic breakdown protection element
WO2007013145A1 (en) * 2005-07-27 2007-02-01 Renesas Technology Corp. Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH0752766B2 (en) 1995-06-05

Similar Documents

Publication Publication Date Title
JP3342918B2 (en) Diode structure to protect pads against electrostatic discharge in integrated circuits
JPH01239877A (en) Structure for electrostatic measure of integrated circuit
JP2723904B2 (en) Electrostatic protection element and electrostatic protection circuit
JP3018417B2 (en) Integrated circuit protection device
JPH01214055A (en) Electrostatic breakdown protective device
JPH0475371A (en) Semiconductor integrated circuit
JPH1174468A (en) Semiconductor device
JPS6223098Y2 (en)
JP4067710B2 (en) Input protection circuit
JPS6123353A (en) Overvoltage protection element
JPH069208B2 (en) Semiconductor device
JP3038896B2 (en) Semiconductor device
JPS5915508Y2 (en) protection circuit
JPH1117121A (en) Electrostatic discharge protection circuit and semiconductor integrated circuit device including the same
JPH02219260A (en) Noise interference prevention device for semiconductor equipment
JPH0523065B2 (en)
JPS63258056A (en) semiconductor equipment
JPS61114568A (en) Semiconductor device
JPH10261765A (en) Semiconductor integrated circuit
JPS60240155A (en) Semiconductor integrated circuit device
JPS60253257A (en) Semiconductor integrated circuit device
JPS60247957A (en) Semiconductor integrated circuit device
JPS6058652A (en) Semiconductor integrated circuit device
JPS63137476A (en) semiconductor integrated circuit
JPH04323864A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080605

Year of fee payment: 13