JPH01239943A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01239943A JPH01239943A JP63068542A JP6854288A JPH01239943A JP H01239943 A JPH01239943 A JP H01239943A JP 63068542 A JP63068542 A JP 63068542A JP 6854288 A JP6854288 A JP 6854288A JP H01239943 A JPH01239943 A JP H01239943A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- deposited
- phosphorus
- sheet resistance
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は良好な不純物ドープされた導電型半導体を得る
ための半導体装置の製造方法に関する。
ための半導体装置の製造方法に関する。
従来の技術
例えば、従来、半導体装置を製造するに際し、第５図に
示すようにリンｅ）を不純物として含んで堆積された導
電型半導体ポリシリコン（ステップＸ）を、前記不純物
の活性化のために窒素（Ｎ２）雰囲気中で熱処理した（
ステップＹ）後、積極的に熱酸化する、あるいは熱酸化
が避けられない（ステップＺ）場合がある。第６図はこ
の第５図の工程によシ得られたポリシリコンのシート抵
抗分布特性曲線（第６図とおよびｂ）とリン濃度深さ分
布特性（第６図Ｃおよびｄ）を示し、第６図ａおよびＣ
は、窒素雰囲気中でリンの活性化のための熱処理した場
合の各特性図を表わし、第６図すおよびｄは、その後の
熱酸化で幅ｓｎｍの酸化膜が形成された場合の各特性図
を表わす。ただし、この特性図を得るために使用したポ
リシリコンの膜厚は２００ ｎ ｍである。さらに、第
６図ａおよびｂにポリシリコンのシート抵抗の平均値（
ＡＶＥ。
示すようにリンｅ）を不純物として含んで堆積された導
電型半導体ポリシリコン（ステップＸ）を、前記不純物
の活性化のために窒素（Ｎ２）雰囲気中で熱処理した（
ステップＹ）後、積極的に熱酸化する、あるいは熱酸化
が避けられない（ステップＺ）場合がある。第６図はこ
の第５図の工程によシ得られたポリシリコンのシート抵
抗分布特性曲線（第６図とおよびｂ）とリン濃度深さ分
布特性（第６図Ｃおよびｄ）を示し、第６図ａおよびＣ
は、窒素雰囲気中でリンの活性化のための熱処理した場
合の各特性図を表わし、第６図すおよびｄは、その後の
熱酸化で幅ｓｎｍの酸化膜が形成された場合の各特性図
を表わす。ただし、この特性図を得るために使用したポ
リシリコンの膜厚は２００ ｎ ｍである。さらに、第
６図ａおよびｂにポリシリコンのシート抵抗の平均値（
ＡＶＥ。
ＶＡＬＵＥ）と分散値（ＳＴＤ、ＤＥＶ、）を −ｉ。
発明が解決しようとする課題
第６図に示した特性図によれば、ポリシリコンを窒素雰
囲気中でリンの活性化のための熱処理を行なった後、熱
酸化すると、ポリシリコン内のリン濃度が減少し、シー
ト抵抗が高くなシ、また面内の抵抗値の不均一性が増大
するという問題がある０ 課題を解決するだめの手段 本発明の半導体装置の製造方法は、不純物を含んで堆積
された導電型半導体に薄い熱酸化を形成したのち、不純
物活性化の熱処理を行うよう（てし、たものである。
囲気中でリンの活性化のための熱処理を行なった後、熱
酸化すると、ポリシリコン内のリン濃度が減少し、シー
ト抵抗が高くなシ、また面内の抵抗値の不均一性が増大
するという問題がある０ 課題を解決するだめの手段 本発明の半導体装置の製造方法は、不純物を含んで堆積
された導電型半導体に薄い熱酸化を形成したのち、不純
物活性化の熱処理を行うよう（てし、たものである。
作 用
本発明の半導体装置の製造方法によれば、熱酸化による
導電型半導体のシート抵抗の高抵抗化を防ぎ、面内のシ
ート抵抗を良い均一性に維持できる。
導電型半導体のシート抵抗の高抵抗化を防ぎ、面内のシ
ート抵抗を良い均一性に維持できる。
実施例
第１図は本発明の半導体装置の製造方法における一実施
例の工程フローを示し、不純物リンを含んで堆積された
導電型半導体ポリシリコン（ステップＡ）を熱酸化する
ことにより薄い酸化膜を形成しくステップＢ）、その後
窒素雰囲気中で不純物の活性化の熱処理を行なう（ステ
ップＣ）ものである。第２図は不純物活性化の熱処理後
のポリシリコンのシート抵抗分布特性曲線（第２図ａ）
とリン濃度深さ分布特性（第２図ｂ）を示し、合わぜて
、ポリシリコンのシート抵抗の平均値（ＡＶＥ、ＶＡＬ
ＵＥ ） ト分散（ａ （ＳＴＤ、 ＤＥＶ、） ｋ示
す１３形成さｆ］−る酸化膜厚、ら・よびポリシリコン
膜厚は、第６図従来例における価と同じである。本発明
により、形成されたポリシリコンでは、リン濃度の減少
が小さく、シート抵抗の高抵抗化が抑えられている０１
だ面内でのシー ト抵抗値の均一性が保たれている。
例の工程フローを示し、不純物リンを含んで堆積された
導電型半導体ポリシリコン（ステップＡ）を熱酸化する
ことにより薄い酸化膜を形成しくステップＢ）、その後
窒素雰囲気中で不純物の活性化の熱処理を行なう（ステ
ップＣ）ものである。第２図は不純物活性化の熱処理後
のポリシリコンのシート抵抗分布特性曲線（第２図ａ）
とリン濃度深さ分布特性（第２図ｂ）を示し、合わぜて
、ポリシリコンのシート抵抗の平均値（ＡＶＥ、ＶＡＬ
ＵＥ ） ト分散（ａ （ＳＴＤ、 ＤＥＶ、） ｋ示
す１３形成さｆ］−る酸化膜厚、ら・よびポリシリコン
膜厚は、第６図従来例における価と同じである。本発明
により、形成されたポリシリコンでは、リン濃度の減少
が小さく、シート抵抗の高抵抗化が抑えられている０１
だ面内でのシー ト抵抗値の均一性が保たれている。
第３図および第４図は本発明の応用例を示す。
第３図は基板１に形成した絶縁膜２の上に第１２層ポリ
シリコン３をリンドープして堆積させ、容量絶縁膜４の
酸化膜を形成した後、リンの活性化の熱処理を行ない、
さらに第２層ポリシリコンロを堆積させた結果、２層の
ポリシリコンと前記容量絶縁膜４で形成される容量を示
し、グイナミノクＲＡＭの蓄積容量などに用いられる。
シリコン３をリンドープして堆積させ、容量絶縁膜４の
酸化膜を形成した後、リンの活性化の熱処理を行ない、
さらに第２層ポリシリコンロを堆積させた結果、２層の
ポリシリコンと前記容量絶縁膜４で形成される容量を示
し、グイナミノクＲＡＭの蓄積容量などに用いられる。
第４図は、ゲート電極として、リンドープして堆積させ
たポリシリコン１１に保護酸化膜９を形成した後、リン
の活性化の熱処理を行なってなるＭＯＳ ）ランジスタ
を示す。通常、ＭＯＳトランジスタでは、ゲート・エツ
ジでの絶縁不良を防ぐため、および層間膜との界面の安
定化のため、ゲート・エツチングの後、保護酸化がおこ
なわれる。この際、ポリシリコンの表面が熱酸化される
だめ、本発明が有効となる。
たポリシリコン１１に保護酸化膜９を形成した後、リン
の活性化の熱処理を行なってなるＭＯＳ ）ランジスタ
を示す。通常、ＭＯＳトランジスタでは、ゲート・エツ
ジでの絶縁不良を防ぐため、および層間膜との界面の安
定化のため、ゲート・エツチングの後、保護酸化がおこ
なわれる。この際、ポリシリコンの表面が熱酸化される
だめ、本発明が有効となる。
発明の効果
本発明によれば、きわめて簡易な処理によシ、表面が熱
酸化される条件下でもリンドープして堆積させたポリシ
リコンのシート抵抗を、低く、均一性よく作つことがで
きる。
酸化される条件下でもリンドープして堆積させたポリシ
リコンのシート抵抗を、低く、均一性よく作つことがで
きる。
第１図は本発明の半導体装置の製造方法における一実施
例の工程フローを示す図、第２図は本発明における不純
物活性化の熱処理後のポリシリコンのシート抵抗分布特
性曲線とリン濃度深さ分布特性を示す特性図、第３図は
本発明を２層のポリシリコンを絶縁膜を介して形成され
る容量を製造する場合に適用した応用例を示す断面図、
第４図は本発明をＭＯＳ）ランジスタのゲートの保護酸
化に適用した応用例を示す断面１図、第５図は従来の半
導体装置の製造方法にかける一実施例の工程フローを示
す図、第６図は従来例におけるポリシリコンのシート抵
抗分布特性曲線とリン濃度深さ分布特性を示す特性図で
ある。 １．１３・・・・・・基板、２．７・・・・・・絶縁膜
、３・・・・・・第１層ポリシリコン、４・・・・・・
容量絶縁膜、６・・・・・・第２層ポリシリコン、６・
・・・・・アルミニウム配線、８・・・・・・ＬＯＣＯ
８酸化膜、９・・・・・・保護酸化膜、１゜・・・・・
・ゲート酸化膜、１１・・・・・・ポリシリコンゲート
、１２・・・・・・ソース°ドレイン拡散。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 Ｂ＋ （ｂ） り１区愼・ず７ｑな 、３−１１七１ｊ１°’Ｊシ！Ｄｌ量４ｃりず１・・−
γζすシリコンケー本 ′５Ｉ 凍 Ｃカ
例の工程フローを示す図、第２図は本発明における不純
物活性化の熱処理後のポリシリコンのシート抵抗分布特
性曲線とリン濃度深さ分布特性を示す特性図、第３図は
本発明を２層のポリシリコンを絶縁膜を介して形成され
る容量を製造する場合に適用した応用例を示す断面図、
第４図は本発明をＭＯＳ）ランジスタのゲートの保護酸
化に適用した応用例を示す断面１図、第５図は従来の半
導体装置の製造方法にかける一実施例の工程フローを示
す図、第６図は従来例におけるポリシリコンのシート抵
抗分布特性曲線とリン濃度深さ分布特性を示す特性図で
ある。 １．１３・・・・・・基板、２．７・・・・・・絶縁膜
、３・・・・・・第１層ポリシリコン、４・・・・・・
容量絶縁膜、６・・・・・・第２層ポリシリコン、６・
・・・・・アルミニウム配線、８・・・・・・ＬＯＣＯ
８酸化膜、９・・・・・・保護酸化膜、１゜・・・・・
・ゲート酸化膜、１１・・・・・・ポリシリコンゲート
、１２・・・・・・ソース°ドレイン拡散。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 Ｂ＋ （ｂ） り１区愼・ず７ｑな 、３−１１七１ｊ１°’Ｊシ！Ｄｌ量４ｃりず１・・−
γζすシリコンケー本 ′５Ｉ 凍 Ｃカ
Claims (2)
- （１）不純物を含んで堆積された導電型半導体に薄い熱
酸化膜を形成したのち、不純物活性化の熱処理を行って
なる半導体装置の製造方法。 - （２）不純物をリン（Ｐ）、導電型半導体をポリシリコ
ンとする特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068542A JPH01239943A (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63068542A JPH01239943A (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01239943A true JPH01239943A (ja) | 1989-09-25 |
Family
ID=13376740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63068542A Pending JPH01239943A (ja) | 1988-03-22 | 1988-03-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01239943A (ja) |
-
1988
- 1988-03-22 JP JP63068542A patent/JPH01239943A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4931897A (en) | Method of manufacturing semiconductor capacitive element | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPS6213819B2 (ja) | ||
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| US20020084886A1 (en) | Method for fabricating a thin film resistor | |
| JPH01239943A (ja) | 半導体装置の製造方法 | |
| JPH0329189B2 (ja) | ||
| JPS5817673A (ja) | 電界効果トランジスタ | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JPS63174348A (ja) | 積層構造半導体装置 | |
| JP2710410B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3183793B2 (ja) | 半導体装置及びその製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| JPH02113532A (ja) | 半導体装置 | |
| JPS63177454A (ja) | 半導体装置の製造方法 | |
| JP2993536B2 (ja) | 半導体装置の製造方法 | |
| JP3282242B2 (ja) | 不純物の拡散方法およびドープトオキサイド膜のリフロー制御方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPS62115776A (ja) | 半導体装置の製造方法 | |
| JPS6160578B2 (ja) | ||
| JPS61198764A (ja) | 半導体装置の配線形成法 | |
| JPH03108722A (ja) | 半導体装置の製造方法 |