JPH02113532A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 近年、半導体産業の急速な発展に伴い、半導体デバイス
に対し高集積度化、高速化の要求が高まりつつある。中
でも非常に複雑な計算を必要とするコンピュータ関係や
リアルタイムに各方面の情報を収集する通信関係におい
て、高速化の要求が極めて高い。半導体デバイスにおい
て高速化に対応する最も効果的な手段は、ゲート電極や
配線材料として、従来用いられてきた多結晶シリコンよ
りも抵抗値が相当低い高融点金属を使用することである
。現在、モリブデンシリサイド、タングステンシリサイ
ド、チタンシリサイドが主に用いられているが、中でも
タングステンシリサイドは抵抗値においてモリブデンシ
リサイドに勝り、化学的安定性においてチタンシリサイ
ドに勝るため、最も広く使用されている。しかし、タン
グステンシリサイド膜自身は下地の二酸化シリコン膜と
の密着性が悪く、通常、多結晶シリコン膜とタングステ
ンシリサイド膜の積層構造（以下、タングステンポリサ
イド膜と略す〉の形で利用される場合が多い。

本発明はこのタングステンポリサイド膜に関し、後工程
処理で実施される高温熱処理に対し、膜を安定な状態に
維持するための膜構造を提供しようとするものである。

従来の技術 従来は、第２図に示したようにゲート電極及び配線とし
て多結晶シリコン膜１−層とタングステンシリサイド膜
２−層を積層したタングステンボノサイド膜３−層を形
成した後、第３図に示すように、通常のリソグラフィー
技術及びエツチング技術によりタングステンシリサイド
層２．多結晶シリコン層１、さらにゲート電極場合には
、ゲト酸化膜層４をパターニングし、その後イオン注入
法を用いてセルファライン技術でソース及びドレイン領
域５を形成し、注入後アニール、さらに、層間絶縁膜の
下地となる熱酸化膜（前酸化膜）６の形成のために、９
００℃以上の熱工程（酸化工程）を経ていた。この熱工
程処理直後、タングステンシリサイド膜の剥れが発生し
ていた。特に、プロセスによりタングステンポリサイド
膜形成後、２回以上に分割して熱工程を経ると、極めて
高い頻度でタングステンシリサイド膜の剥れが発生して
いた。

発明が解決しようとする課題 タングステンポリサイド膜形成後の熱工程でタングステ
ンシリサイド層には以下に示す変化が起こる。

（１）　　熱工程が酸化工程の場合、雰囲気中の酸素が
タングステンシリサイド層表面でタングステンシリサイ
ド層及び下地の多結晶シリコン層より供給されるシリコ
ン原子と反応し、タングステンシリサイド表面に二酸化
シリコン膜を形成する。この際、シリコン原子は主とし
て下地の多結晶シリコン層からタングステンシリサイド
層の結晶粒界に沿って移動していく。しかし、−方で、
タングステンシリサイドは熱工程処理中に結晶成長を起
こし、結晶粒界の数が少なくなっていく。そのため、し
だいにタングステンシリサイド表面へのシリコン原子の
供給が少な（なり、タングステン原子が二酸化シリコン
膜中に拡散、さらに酸素と反応し、Ｗ　Ｏ２やＷ　０３
等のタングステン酸化物を形成して膜組成を変質してし
まう。また、Ｗ　Ｏ２は昇華性を有するため、タングス
テンシリサイド層が内部より膜破壊を起こし、膜剥れと
なりやすい。

（２）　　熱工程がアニール工程の場合、意識的に酸素
は流さないものの、ウェハーの炉内導入時に巻き込む酸
素分のため、程度は軽いが、（１）で示した現象が起こ
り、場合によっては膜剥れとなりうる。

本発明の目的は、上記の問題を解決するための手段を提
供することにある。

課題を解決するための手段 本発明は、タングステンポリサイド膜を連続して二層以
上積層した構造とする。ただし、積層における単位のタ
ングステンシリサイド層の膜厚は、これをタングステン
ポリサイド膜−層構造で形成した従来の場合のタングス
テンシリサイド層の膜厚より薄く形成することとする。

作用 タングステンポリサイド膜を二層以上の積層構造とし、
かつ、−層当りのタングステンシリサイド層膜厚を、単
層構造のタングステンポリサイド膜中のタングステンシ
リサイド層膜厚より薄（形成することで、以下の効果が
期待できる。

（１）−層当りのタングステンシリサイド層膜厚が単層
タングステンポリサイド膜中のタングステンシリサイド
層膜厚より薄く形成されるため、熱処理による結晶成長
が単層膜の場合に比べ小さい。従って、結晶成長による
粒界数の減少が抑えられる。また、薄（形成されること
で、下地の多結晶シリコン膜から供給されるシリコン原
子のタングステンシリサイド領域中の移動距離が短くな
る。これらの理由により、最上層を形成するタングステ
ンシリサイド表面へのシリコン原子の供給量が増え、表
面上での二酸化シリコン膜形成が十分かつ安定に行なわ
れ、シリコン原子供給不足によるタングステン原子と酸
素原子の反応によるタングステン酸化物形成を抑え、異
常酸化を防止することができる。

Ｃ）　タングステンポリサイド膜を積層させることによ
り、ゲート電極もしくは配線の断面において、低抵抗の
タングステンシリサイド層の総面積を、単層のタングス
テンポリサイド膜中のタングステンシリサイド層の面積
と同等あるいはそれ以上とすることは容易である。従っ
て、ゲート電極もしくは配線としての抵抗値を単層膜の
場合と同等あるいはそれ以上とすることが可能であり、
積層膜とすることでデバイス特性上問題となることはな
い。

実施例 積層タングステンポリサイド構造をゲート電極に応用し
た場合の一実施例について、図面を参照しながら説明す
る。

第１図（ａ）、（ｂ）、（Ｃ）に本発明によるタングス
テンポリサイド膜構造をゲート電極に適用したＭＯ８型
電界効果トランジスタの断面構造を示す。第１図（ａ）
において、７はＬＯＧＯ３分離領域、８はトランジスタ
形成領域であり、領域８上にまずゲート酸化膜４を約５
０ＯＡ形成、さらに、通常のＬＰＣＶＤ法によりＳｉＨ
４の熱分解で第１の多結晶シリコン層９を第２図に示し
た多結晶シリコン層２の半分である約１０００Ａ成長す
る。続いてリンドープを行ない、表面ガラスエツチング
処理を経て、Ｗ　Ｆ　ｓとＳｉＨ４の反応を利用したＣ
ＶＤ法による第１のタングステンシリサイド層１０を、
第２図に示したタングステンシリサイド層３の半分であ
る約１０００Ａ成長する。その後、第１図（ｂ）に示す
ように、再度第２のタングステンシリサイド層１２を約
１０００Ａ成長する。

次に、第１図（Ｃ）に示すように、通常のリソグラフィ
ー技術によりタングステンシリサイド層１０及び１２、
多結晶シリコン層９及び１１をさらにゲート電極の場合
は、ゲート酸化膜４をパターニングし、その後、イオン
注入法を用いてセルファライン技術でソース及びドレイ
ン領域５を形成する。この後、注入後アニールを経、層
間絶縁膜の′下地となる熱酸化膜６（前酸化膜）を１０
００℃、酸素雰囲気中で約５分酸化して形成する。その
後、通常のＣＶＤ法により層間絶縁膜を形成し、Ａｅ配
線を行ない、保護膜を成長し、トランジスタと成す。

なお、本発明の実施例では、ＮｃｈＭＯ８構造を取り上
げて、説明を進めたが、ＰｃｈＭＯ８゜ＣＭＯ８、さら
にバイポーラ素子の電極、配線に対しても適用でき、同
様の効果をもたらすことは言うまでもない。

発明の効果 本発明によれば、ゲート電極もしくは配線に用いられる
タングステンポリサイド膜を積層構造とすることにより
、従来発生していた後工程での熱処理によるタングステ
ンシリサイド層の異常酸化及び膜剥れを防止することが
でき、安定して、高速化に対応できる半導体装置を実現
できる。

【図面の簡単な説明】

第１図（ａ）　、　（ｂ）　、　（Ｃ）は本発明実施例
装置を工程順に示す断面図、第２図（ａ）　、　（ｂ）
は従来例装置の工程順断面図である。 １・・・・・・多結晶シリコン層、２・・・・・・タン
グステンシリサイド層、３・・・・・・タングステンポ
リサイド層、４・・・・・・ゲート酸化膜、５・・・・
・・ソース、ドレイン領域、６・・・・・・前酸化膜、
７・・・・・・ＬＯＣＯ８領域、８・・・・・・トラン
ジスタ形成領域、９・・・・・・第１多結晶シリコン層
、１０・・・・・・第１タングステンシリサイド層、１
１・・・・・・第２多結晶シリコン層、１２・・・・・
・第２タングステンシリサイド層。 代理人の氏名　弁理士　粟野重孝　ほか１名９−￥、１
タデ９色にシリ〕シ督

Claims (1)

【特許請求の範囲】
1. 半導体基板上に形成される電界効果トランジスタのゲー
   ト電極もしくは配線を、多結晶シリコンとタングステン
   シリサイドの積層膜（タングステンポリサイド膜）を二
   層以上連続して形成した積層構造とにより成したことを
   特徴とする半導体装置。