JPH01241129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01241129A JPH01241129A JP6710088A JP6710088A JPH01241129A JP H01241129 A JPH01241129 A JP H01241129A JP 6710088 A JP6710088 A JP 6710088A JP 6710088 A JP6710088 A JP 6710088A JP H01241129 A JPH01241129 A JP H01241129A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- etching
- mask material
- trench
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置の製造方法に係り、特に異方性ドラ
イエツチング法によって加工されたシリコンの溝におい
てエツチング法によって効果的にシリコンの角部を丸め
る工程を有する半導体装置の製造方法に関する。
イエツチング法によって加工されたシリコンの溝におい
てエツチング法によって効果的にシリコンの角部を丸め
る工程を有する半導体装置の製造方法に関する。
（従来の技術）
近年１トランジスタ／１キヤパシタ構成のメモリセルを
用いたダイナミックＲＡＭ（ＤＲＡＭ）の高集積化が著
しい。このＤＲＡＭにおいて高集積化に伴うキャパシタ
容量の減少を補償するために。
用いたダイナミックＲＡＭ（ＤＲＡＭ）の高集積化が著
しい。このＤＲＡＭにおいて高集積化に伴うキャパシタ
容量の減少を補償するために。
キャパシタ面積を稼ぐ構造が有望視されている。
この場合、シリコン基板の微細領域に溝を形成する方法
として通常、反応性イオンエツチング（ＲＩＥ）法が用
いられ、Ｓｉｎ、膜等をマスクとして溝はほぼ垂直側壁
をもって形成される。しかし、ＲＩＥによってこのよう
な溝を形成すると溝の側壁及び底部のシリコンの表面層
にはエツチング時のイオン衝撃により損傷が生じる。さ
らにエツチングガスとシリコンとの反応生成物がシリコ
ン表面に汚染層として堆積する。このようなことから、
シリコンのＲＩＥの後には、これら損傷層及び汚集屑を
除去する工程が必要である。従来からこの後処理工程と
してはシリコンのウェットエツチング処理或はその技術
の延長としてシリコンのドライエツチング処理が行われ
ている。
として通常、反応性イオンエツチング（ＲＩＥ）法が用
いられ、Ｓｉｎ、膜等をマスクとして溝はほぼ垂直側壁
をもって形成される。しかし、ＲＩＥによってこのよう
な溝を形成すると溝の側壁及び底部のシリコンの表面層
にはエツチング時のイオン衝撃により損傷が生じる。さ
らにエツチングガスとシリコンとの反応生成物がシリコ
ン表面に汚染層として堆積する。このようなことから、
シリコンのＲＩＥの後には、これら損傷層及び汚集屑を
除去する工程が必要である。従来からこの後処理工程と
してはシリコンのウェットエツチング処理或はその技術
の延長としてシリコンのドライエツチング処理が行われ
ている。
しかし、８１０２等のマスク材をマスクとしてＲＩＥ法
によってシリコンに溝を形成した場合、溝の開口部のシ
リコンのコーナはほぼ直角の急峻な形状を示している。
によってシリコンに溝を形成した場合、溝の開口部のシ
リコンのコーナはほぼ直角の急峻な形状を示している。
さらにマスク材側面とシリコン溝部側面は同一面によっ
て構成されていることになる。したがって、シリコンの
溝形成直後に後処理後工程におけるシリコンのウェット
エツチング或いはドライエツチングを行った場合は同時
に急峻なコーナ形状を丸めることはできない。
て構成されていることになる。したがって、シリコンの
溝形成直後に後処理後工程におけるシリコンのウェット
エツチング或いはドライエツチングを行った場合は同時
に急峻なコーナ形状を丸めることはできない。
このような急峻なコーナを有した溝部にトレンチキャパ
シタを形成すると、コーナ部でのキャパシタ酸化膜の薄
膜化が生じ、さらに動作時にこの部分で電界の集中が生
じるため、酸化膜の耐圧劣化を招くことになる。このよ
うな酸化膜の耐圧劣化は素子特性を著しく劣化させるこ
とになる。
シタを形成すると、コーナ部でのキャパシタ酸化膜の薄
膜化が生じ、さらに動作時にこの部分で電界の集中が生
じるため、酸化膜の耐圧劣化を招くことになる。このよ
うな酸化膜の耐圧劣化は素子特性を著しく劣化させるこ
とになる。
（発明が解決しようとする課題）
本発明は上記の点に鑑み、異方性ドライエツチング法に
よって形成されたシリコンの溝に対し、後処理工程での
シリコンのウェットエツチング或いはドライエツチング
において同時に溝開口部の急峻なシリコンコーナの形状
を丸めることによって、この溝部に形成される素子の特
性向上を図り、もってＤＲＡＭなどにおける素子特性の
向上を可能とした半導体装置の製造方法を提供すること
を目的とする。
よって形成されたシリコンの溝に対し、後処理工程での
シリコンのウェットエツチング或いはドライエツチング
において同時に溝開口部の急峻なシリコンコーナの形状
を丸めることによって、この溝部に形成される素子の特
性向上を図り、もってＤＲＡＭなどにおける素子特性の
向上を可能とした半導体装置の製造方法を提供すること
を目的とする。
（１！！！題を解決するための手段）
本発明は、異方性ドライエツチング法によって形成され
たシリコンの溝に対し、−旦マスク材を一部エッチング
してシリコン開口部のコーナを露出し、その後、シリコ
ンのウェットエツチング或いはドライエツチングを行い
、急峻なシリコンコーナを効果的に丸める。
たシリコンの溝に対し、−旦マスク材を一部エッチング
してシリコン開口部のコーナを露出し、その後、シリコ
ンのウェットエツチング或いはドライエツチングを行い
、急峻なシリコンコーナを効果的に丸める。
（作 用）
本発明によれば、異方性ドライエツチングによって形成
されたシリコン溝の開口部シリコンコーナを後処理工程
時に同時に効果的に丸めることが可能である。
されたシリコン溝の開口部シリコンコーナを後処理工程
時に同時に効果的に丸めることが可能である。
この場合、マスク材側面とシリコン溝側面とは同一面を
もって形成されているため、−旦マスク材を一部エッチ
ングし、マスク材を後退させることが必要である。これ
によってシリコンの開口部コーナが露出し、その後のシ
リコンのウェットエツチング或いはドライエツチングに
よってコーナを丸めることができる。この時のマスク材
のエツチング後退量はシリコンコーナの丸めの程度によ
って変わってくるが、効果的な丸めを得るためには１０
０Å以上必要である。
もって形成されているため、−旦マスク材を一部エッチ
ングし、マスク材を後退させることが必要である。これ
によってシリコンの開口部コーナが露出し、その後のシ
リコンのウェットエツチング或いはドライエツチングに
よってコーナを丸めることができる。この時のマスク材
のエツチング後退量はシリコンコーナの丸めの程度によ
って変わってくるが、効果的な丸めを得るためには１０
０Å以上必要である。
以上のように、本発明によれば、異方性ドライエツチン
グ法によるシリコンの溝形成抜溝開口部の急峻なシリコ
ンのコーナを、後処理工程と同時に効果的に丸めること
ができる。これによって、この溝部に形成された素子の
特性を大きく向上させることが可能となる。
グ法によるシリコンの溝形成抜溝開口部の急峻なシリコ
ンのコーナを、後処理工程と同時に効果的に丸めること
ができる。これによって、この溝部に形成された素子の
特性を大きく向上させることが可能となる。
（実施例）
第１図（ａ）〜（ｅ）は本発明をＤＲＡＭ）こおけるト
レンチキャパシタに適用した実施例の製造工程を示す断
面図である。まず、第１図（ａ）に示すように例えば比
抵抗５〜５０Ω・個のｐ型（１００）シリコン基板１を
用意し、フィールド絶縁膜２を形成した後、全面に厚さ
１μｓ程度のＣＶＤ酸化膜３を形成する。このＣＶＤ酸
化膜３に対し通常の写真食刻法によって窓４を開ける。
レンチキャパシタに適用した実施例の製造工程を示す断
面図である。まず、第１図（ａ）に示すように例えば比
抵抗５〜５０Ω・個のｐ型（１００）シリコン基板１を
用意し、フィールド絶縁膜２を形成した後、全面に厚さ
１μｓ程度のＣＶＤ酸化膜３を形成する。このＣＶＤ酸
化膜３に対し通常の写真食刻法によって窓４を開ける。
この後、これをマスクとして反応性イオンエツチング（
ＲＩ Ｅ）法により、シリコン基板表面に垂直壁を有す
る深さ３陣程度の溝５を形成する（第１図（ｂ））。
ＲＩ Ｅ）法により、シリコン基板表面に垂直壁を有す
る深さ３陣程度の溝５を形成する（第１図（ｂ））。
この後、マスク材であるＣＶＤ酸化ｗＡ３をフッ酸系水
溶液で２００人エツチングし後退させる（第１図（Ｃ）
）。 この場合、マスク材は材質の異なる多層膜を用い
てもよい。
溶液で２００人エツチングし後退させる（第１図（Ｃ）
）。 この場合、マスク材は材質の異なる多層膜を用い
てもよい。
しかる後、例えばＣＦ４０２混合ガスの低圧プラズマ中
でシリコンの等方性ドライエツチングを行うと、第１図
（ｄ）に示すように溝開口部のコーナ６を丸めることが
できる。この時１例えばアルカリ系水溶液によるウェッ
トエツチングによっても同様の効果を得ることができる
。
でシリコンの等方性ドライエツチングを行うと、第１図
（ｄ）に示すように溝開口部のコーナ６を丸めることが
できる。この時１例えばアルカリ系水溶液によるウェッ
トエツチングによっても同様の効果を得ることができる
。
この後は、ＣＶＤ酸化膜３をエツチング除去して、ｎ型
不純物層７を形成させた後、キャパシタ酸化膜８、プレ
ート電極９を形成してトレンチキャパシタが完成する（
第１８（ｄ））。
不純物層７を形成させた後、キャパシタ酸化膜８、プレ
ート電極９を形成してトレンチキャパシタが完成する（
第１８（ｄ））。
この実施例によれば、ＲＩＥにより形成された溝開口部
のシリコンコーナを効果的に丸めることができ、キャパ
シタの特性を大きく向上させることが可能となる。した
がって、この実施例によれば信頼性の高い高集積ＤＲＡ
Ｍを得ることができる。
のシリコンコーナを効果的に丸めることができ、キャパ
シタの特性を大きく向上させることが可能となる。した
がって、この実施例によれば信頼性の高い高集積ＤＲＡ
Ｍを得ることができる。
本発明は上記実施例に限ることなく、一般に異方性ドラ
イエツチング法によって加工された凹凸を有するシリコ
ン表面上に素子を形成する半導体装置の製造方法に応用
することができる。
イエツチング法によって加工された凹凸を有するシリコ
ン表面上に素子を形成する半導体装置の製造方法に応用
することができる。
本発明によれば異方性ドライエツチング法により加工さ
れたシリコンの溝において、溝開口部のシリコンのコー
ナを効果的に丸めることができ、素子特性を向上させる
ことができる。
れたシリコンの溝において、溝開口部のシリコンのコー
ナを効果的に丸めることができ、素子特性を向上させる
ことができる。
第１図は本発明の一実施例によるＤＲＡＭセルの製造工
程を示す断面図である。 １・・・ｐ型（１０のシリコン基板、２・・・フィール
ド酸化膜、ｂ・・・ＣＶＤ酸化膜、 ４・・・
窓。 ５・・・溝、 ６・・・シリコン
コーナ、７・・・ｎ型不純物層、 ８・・・
キャパシタ酸化膜、９・・・プレート電極。 代理人 弁理士 則 近 憲 佑 同 松山光之 第１悶 第１図
程を示す断面図である。 １・・・ｐ型（１０のシリコン基板、２・・・フィール
ド酸化膜、ｂ・・・ＣＶＤ酸化膜、 ４・・・
窓。 ５・・・溝、 ６・・・シリコン
コーナ、７・・・ｎ型不純物層、 ８・・・
キャパシタ酸化膜、９・・・プレート電極。 代理人 弁理士 則 近 憲 佑 同 松山光之 第１悶 第１図
Claims (2)
- （１）シリコン基板に対し、マスク材を形成する工程と
、マスク材に窓をあける工程と、マスク材をマスクとし
て異方性ドライエッチングによって窓の下部のシリコン
をエッチングする工程と、マスク材の一部をエッチング
してシリコン開口部のコーナを露出する工程と、しかる
後にシリコンをウェットエッチングする工程とを具備す
ることを特徴とする半導体装置の製造方法。 - （２）前記シリコンをウェットエッチングする工程に代
わり、シリコンを等方性ドライエッチングする工程を用
いることを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6710088A JPH01241129A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6710088A JPH01241129A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241129A true JPH01241129A (ja) | 1989-09-26 |
Family
ID=13335130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6710088A Pending JPH01241129A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241129A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578518A (en) * | 1993-12-20 | 1996-11-26 | Kabushiki Kaisha Toshiba | Method of manufacturing a trench isolation having round corners |
| US7074113B1 (en) | 2000-08-30 | 2006-07-11 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
| US7078308B2 (en) | 2002-08-29 | 2006-07-18 | Micron Technology, Inc. | Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate |
| US7094131B2 (en) | 2000-08-30 | 2006-08-22 | Micron Technology, Inc. | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material |
| US7112121B2 (en) | 2000-08-30 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate |
| US7112122B2 (en) | 2003-09-17 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
| US7134934B2 (en) | 2000-08-30 | 2006-11-14 | Micron Technology, Inc. | Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium |
| US7153410B2 (en) | 2000-08-30 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces |
| US7153195B2 (en) | 2000-08-30 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatus for selectively removing conductive material from a microelectronic substrate |
| US7160176B2 (en) | 2000-08-30 | 2007-01-09 | Micron Technology, Inc. | Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate |
| US7192335B2 (en) | 2002-08-29 | 2007-03-20 | Micron Technology, Inc. | Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates |
| US7220166B2 (en) | 2000-08-30 | 2007-05-22 | Micron Technology, Inc. | Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate |
| CN100350589C (zh) * | 2005-01-18 | 2007-11-21 | 旺宏电子股份有限公司 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
| CN100356523C (zh) * | 2001-06-21 | 2007-12-19 | 微米技术有限公司 | 具有带倒圆拐角孔之导电材料的微电子基板及去除导电材料的相关方法 |
| US7670466B2 (en) | 2004-02-20 | 2010-03-02 | Micron Technology, Inc. | Methods and apparatuses for electrochemical-mechanical polishing |
-
1988
- 1988-03-23 JP JP6710088A patent/JPH01241129A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5578518A (en) * | 1993-12-20 | 1996-11-26 | Kabushiki Kaisha Toshiba | Method of manufacturing a trench isolation having round corners |
| US7134934B2 (en) | 2000-08-30 | 2006-11-14 | Micron Technology, Inc. | Methods and apparatus for electrically detecting characteristics of a microelectronic substrate and/or polishing medium |
| US7153195B2 (en) | 2000-08-30 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatus for selectively removing conductive material from a microelectronic substrate |
| US7094131B2 (en) | 2000-08-30 | 2006-08-22 | Micron Technology, Inc. | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material |
| US7112121B2 (en) | 2000-08-30 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate |
| US7074113B1 (en) | 2000-08-30 | 2006-07-11 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
| US8048287B2 (en) | 2000-08-30 | 2011-11-01 | Round Rock Research, Llc | Method for selectively removing conductive material from a microelectronic substrate |
| US7153410B2 (en) | 2000-08-30 | 2006-12-26 | Micron Technology, Inc. | Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces |
| US7220166B2 (en) | 2000-08-30 | 2007-05-22 | Micron Technology, Inc. | Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate |
| US7160176B2 (en) | 2000-08-30 | 2007-01-09 | Micron Technology, Inc. | Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate |
| CN100356523C (zh) * | 2001-06-21 | 2007-12-19 | 微米技术有限公司 | 具有带倒圆拐角孔之导电材料的微电子基板及去除导电材料的相关方法 |
| US7192335B2 (en) | 2002-08-29 | 2007-03-20 | Micron Technology, Inc. | Method and apparatus for chemically, mechanically, and/or electrolytically removing material from microelectronic substrates |
| US7078308B2 (en) | 2002-08-29 | 2006-07-18 | Micron Technology, Inc. | Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate |
| US8048756B2 (en) | 2002-08-29 | 2011-11-01 | Micron Technology, Inc. | Method for removing metal layers formed outside an aperture of a BPSG layer utilizing multiple etching processes including electrochemical-mechanical polishing |
| US7700436B2 (en) | 2002-08-29 | 2010-04-20 | Micron Technology, Inc. | Method for forming a microelectronic structure having a conductive material and a fill material with a hardness of 0.04 GPA or higher within an aperture |
| US7112122B2 (en) | 2003-09-17 | 2006-09-26 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
| US7524410B2 (en) | 2003-09-17 | 2009-04-28 | Micron Technology, Inc. | Methods and apparatus for removing conductive material from a microelectronic substrate |
| US7670466B2 (en) | 2004-02-20 | 2010-03-02 | Micron Technology, Inc. | Methods and apparatuses for electrochemical-mechanical polishing |
| US8101060B2 (en) | 2004-02-20 | 2012-01-24 | Round Rock Research, Llc | Methods and apparatuses for electrochemical-mechanical polishing |
| CN100350589C (zh) * | 2005-01-18 | 2007-11-21 | 旺宏电子股份有限公司 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888881A (en) | Method of trench isolation during the formation of a semiconductor device | |
| JPH06224388A (ja) | 半導体メモリ装置の製造方法 | |
| US5393694A (en) | Advanced process for recessed poly buffered locos | |
| KR960009998B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JPH0818017A (ja) | 半導体素子のキャパシター製造方法 | |
| KR0155856B1 (ko) | 원통형 캐패시터의 제조방법 | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| JP2712926B2 (ja) | 半導体記憶装置の製造方法 | |
| US6033966A (en) | Method for making an 8-shaped storage node DRAM cell | |
| JP3125353B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3685997B2 (ja) | 集積回路装置に適した凹部を備えた基板及びその製造方法 | |
| KR100231140B1 (ko) | Dram셀의트랜치캐패시터제조방법 | |
| JPH0734451B2 (ja) | 半導体装置の製造方法 | |
| JPH06310655A (ja) | 半導体装置の製造方法 | |
| US5932115A (en) | Method of manufacturing a crown shape capacitor | |
| KR100228272B1 (ko) | 반도체 장치의 콘택 형성방법 및 그 구조 | |
| KR960003778B1 (ko) | 반도체 장치의 저장 노드 전극 제조 방법 | |
| JP2694777B2 (ja) | 半導体装置の製造方法 | |
| KR100269608B1 (ko) | 캐패시터 형성방법 | |
| KR100287165B1 (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR0168341B1 (ko) | 반도체 메모리 장치의 원통형 커패시터 제조방법 | |
| KR940004596B1 (ko) | 반도체 기억 장치의 제조방법 | |
| KR0165409B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100211542B1 (ko) | 반도체소자의 캐패시터 제조방법 |