JPH01241908A - Agc circuit - Google Patents
Agc circuitInfo
- Publication number
- JPH01241908A JPH01241908A JP6997588A JP6997588A JPH01241908A JP H01241908 A JPH01241908 A JP H01241908A JP 6997588 A JP6997588 A JP 6997588A JP 6997588 A JP6997588 A JP 6997588A JP H01241908 A JPH01241908 A JP H01241908A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- capacitor
- voltage
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 29
- 230000005684 electric field Effects 0.000 abstract description 28
- 238000001514 detection method Methods 0.000 abstract description 7
- 230000004044 response Effects 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000004043 responsiveness Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、AGC回路に関し、詳しくは、受信信号の
電界強度の変化に対する応答性が速く、かつそのダイナ
ミックレンジが大きく採れるようなAGC回路に関する
。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an AGC circuit, and more particularly, to an AGC circuit that has quick response to changes in electric field strength of a received signal and has a wide dynamic range. .
[従来の技術]
従来のラジオ受信機のAGC回路にあっては、AGC電
圧を早く立−Lげるために、第3図に示すように、検波
信号をコンパレータ11で基準レベルと比較してその比
較結果に応じた電圧を増幅器12で増幅し、積分回路1
3に加えて、その積分用コンデンサ14の端子にAGC
電圧を得ている。[Prior Art] In the conventional AGC circuit of a radio receiver, in order to quickly raise or lower the AGC voltage, the detected signal is compared with a reference level by a comparator 11, as shown in FIG. The voltage according to the comparison result is amplified by the amplifier 12, and the integrating circuit 1
In addition to 3, the AGC is connected to the terminal of the integrating capacitor 14.
Obtaining voltage.
このように単にコンパレータ11の比較結果として得ら
れる電圧を増幅器12により増幅してコンデンサ14を
充電してAGC電圧を得る回路では、コンパレータ11
の比較電圧と検波信号の差に対応するある倍率で増幅さ
れた電流が充電電流としてコンデンサ14に流れるのみ
である。In this circuit where the voltage obtained as a comparison result of the comparator 11 is simply amplified by the amplifier 12 and the capacitor 14 is charged to obtain the AGC voltage, the comparator 11
Only a current amplified by a certain magnification corresponding to the difference between the comparison voltage and the detected signal flows to the capacitor 14 as a charging current.
[解決しようとする課題]
このようなAGC回路にあっては、比較電圧より大きな
検波信号が入力されたとき、すなわち、受信電波信号が
中電界とか強電界の場合には急速充電が行われるのでA
GCの応答性は比較的よくなるが、弱電界では、検波信
号と比較電圧との差が小さいために、コンパレータ13
の出力電圧が小さくなり、AGC電圧を発生するコンデ
ンサ14に対する充電電流が減少して所定のAGC電圧
まで充電のに時間がかかる。その結果、AGCの応答性
が悪くなる。[Problem to be solved] In such an AGC circuit, rapid charging is performed when a detection signal larger than the comparison voltage is input, that is, when the received radio signal is in a medium or strong electric field. A
Although the responsiveness of GC is relatively good, in a weak electric field, the difference between the detection signal and the comparison voltage is small, so the comparator 13
The output voltage of the capacitor 14 becomes smaller, the charging current for the capacitor 14 that generates the AGC voltage decreases, and it takes time to charge the capacitor 14 to a predetermined AGC voltage. As a result, the responsiveness of AGC deteriorates.
また、このようなAGC回路において増幅″a12のダ
イナミックレンジが採れないときなどには、弱電界でA
GC電圧を放電させる形態とし、中電界から強電界にか
けて前記のような増幅器12による増幅動作をさせるこ
とも行われる。このような場合には中電界での充電電圧
も小さくなり、受信電波が弱電界から中電界に変化した
ときなどの切換わりに、AGC電圧発生用のコンデンサ
に急速充電する回路が充分はたらかず、AGC電圧の立
上がりが遅くなる。そこで、弱電界から中電界にかけて
の切換え状態でのAGCの応答性が特に悪い。このよう
なことから弱電界或いは弱電界から中電界に切換わる状
態において、チューニングを速く行うと電波が受信でき
ないという現象が現われたり、シンセサイザチューナで
は、オートサーチ時点でストップしないことにもなる。In addition, when the dynamic range of amplification "a12" cannot be achieved in such an AGC circuit, A
It is also possible to discharge the GC voltage and perform the amplification operation by the amplifier 12 in a medium to strong electric field. In such a case, the charging voltage in the medium electric field will also become small, and the circuit that quickly charges the AGC voltage generation capacitor will not function sufficiently when the received radio wave changes from a weak electric field to a medium electric field. The AGC voltage rises slowly. Therefore, the responsiveness of the AGC is particularly poor in the switching state from a weak electric field to a medium electric field. For this reason, in a state where the electric field is weak or is switched from a weak electric field to a medium electric field, if tuning is performed quickly, a phenomenon occurs in which radio waves cannot be received, and a synthesizer tuner may not stop at the time of auto search.
この発明は、このような従来技術の問題点を解決するも
のであって、受信信号の電界強度の変化に対して速く応
答でき、かつその受信ダイナミックレンジを大きく採れ
るAGC回路を提供することを目的とする。The present invention is intended to solve the problems of the prior art, and aims to provide an AGC circuit that can quickly respond to changes in the electric field strength of a received signal and can have a wide reception dynamic range. shall be.
[課題を解決するための手段]
このような目的を達成するためのこの発明のAGC回路
は、受信装置で受イハした信号を検波し、得た検波信号
を比較レベルと比較してこれらの差に応じた出力を発生
する比較回路と、この比較回路の出力信号を受けるバッ
ファアンプと、このバッフ・アアンプの出力信号を受け
るコンデンサを有する積分回路とを備えていて、コンデ
ンサの端子電圧をAGC出力として得るものである。[Means for Solving the Problems] The AGC circuit of the present invention to achieve such an object detects a signal received by a receiving device, compares the obtained detected signal with a comparison level, and calculates the difference between these signals. It is equipped with a comparator circuit that generates an output according to the output signal, a buffer amplifier that receives the output signal of this comparator circuit, and an integrating circuit that has a capacitor that receives the output signal of this buffer amplifier. This is what you get as follows.
[作用]
このように、比較回路の出力をバッファアンプにより増
幅して、その出力を積分回路により積分し、積分回路の
コンデンサからAGC電圧を得ることから比較回路の出
力のレベルに関係なく、コンデンサを急速に充電をする
ことができる。[Function] In this way, the output of the comparison circuit is amplified by the buffer amplifier, the output is integrated by the integration circuit, and the AGC voltage is obtained from the capacitor of the integration circuit, so regardless of the level of the output of the comparison circuit, the capacitor It can be charged quickly.
その結果、弱電界から中電界、さらに強電界までの受信
信号の電界強度の変化に対して応答が速く、かつその受
信ダイナミックレンジが大きく採れるAGC回路が実現
できる。As a result, it is possible to realize an AGC circuit that has a quick response to changes in the electric field strength of a received signal from a weak electric field to a medium electric field to a strong electric field, and can have a wide reception dynamic range.
[実施例コ
以下、この発明の一実施例について図面を参照して詳細
に説明する。[Embodiment] Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
第1図は、この発明のAGC回路を適用した一実施例の
ブロック図であり、第2図は、その具体的な回路の一例
を示すブロック図である。FIG. 1 is a block diagram of an embodiment to which the AGC circuit of the present invention is applied, and FIG. 2 is a block diagram showing an example of a specific circuit thereof.
第1図において、lOは、AGC回路であって、1は、
そのコンパレータであり、検波回路6から得られる検波
信号を比較電圧発生回路2からの電圧と比較し、その差
に応じた電圧をその出力として発生する。In FIG. 1, lO is an AGC circuit, and 1 is
This comparator compares the detection signal obtained from the detection circuit 6 with the voltage from the comparison voltage generation circuit 2, and generates a voltage corresponding to the difference as its output.
コンパレータ1の出力信号は、帰還形非反転出力の差動
増幅回路からなるバッファアンプ3に入力され、バッフ
ァアンプ3の出力は、積分回路4に供給されて、積分回
路4のコンデンサ5からAGC電圧が取出される。The output signal of the comparator 1 is input to a buffer amplifier 3 consisting of a differential amplifier circuit with a feedback non-inverting output, and the output of the buffer amplifier 3 is supplied to an integrating circuit 4. is taken out.
このように従来の増幅器に換えてバッファアンプ3でコ
ンパレータ1の比較結果電圧を受けるこきにより、バッ
ファアンプ3の出力側が入力電圧に−・致するように動
作して積分用コンデンサ5が急速に充電される。その充
電動作は、バッファアンプ3の入力側の電圧レベルによ
ることなく、はぼ、バッファアンプ3の電圧伝達関数と
積分回路4の時定数により決定される。In this way, by replacing the conventional amplifier with the buffer amplifier 3 receiving the comparison result voltage of the comparator 1, the output side of the buffer amplifier 3 operates to match the input voltage, and the integrating capacitor 5 is rapidly charged. be done. The charging operation is determined by the voltage transfer function of the buffer amplifier 3 and the time constant of the integrating circuit 4, regardless of the voltage level on the input side of the buffer amplifier 3.
その結果、強電界とか、中電界、弱電界等の受信電波の
電界強度の相違に影響されることなく、速い応答速度で
コンデンサ5にAGC電圧が発生する。As a result, the AGC voltage is generated in the capacitor 5 at a fast response speed without being affected by differences in the electric field strength of the received radio waves, such as a strong electric field, a medium electric field, and a weak electric field.
なお、ここでは、帰還形の非反転出力の差動増幅回路を
用いたバッファアンプを利用しているが、これは、電圧
増幅率gがg−1又はそれ以下であって、電流増幅率α
の大きな非反転形の増幅回路であればよく、いわゆるバ
ッファ動作をするアンプであればよい。Here, a buffer amplifier using a differential amplifier circuit with a feedback type non-inverting output is used, but the voltage amplification factor g is g-1 or less, and the current amplification factor α is
It is sufficient to use a non-inverting amplifier circuit with a large value, or an amplifier that performs a so-called buffer operation.
第2図は、バッファアンプの特殊な例として電圧増幅率
g特1の非反転増幅器であるボルテジフAロアを使用し
たAGC回路の具体例を示していて、そのコンパレータ
は、差動増幅回路20と、増幅回路21及び22とによ
り構成されている。FIG. 2 shows a specific example of an AGC circuit using a voltage differential A lower, which is a non-inverting amplifier with a voltage amplification factor of 1, as a special example of a buffer amplifier. , amplifier circuits 21 and 22.
差動増幅回路20は、検波回路6からの検波信6一
号を一方の入力側に受けて、他方の入力に比較基準とな
る比較電圧を受ける。この差動増幅回路20の各トラン
ジスタのコレクタ側に挿入されたダイオード接続された
負荷トランジスタ20a、2obから取出されるそれぞ
れの出力は、その位相が180度相違する2つのバラン
ス出力4F”4号であって、これら出力は、それぞれ負
荷トランジスタ20a、20bに電流ミラー接続されて
いる増幅回路21のトランジスタ21a、21bにそれ
ぞれ入力されるとともに、同様に負荷トランジスタ20
a、20bに電流ミラー接続されている増幅回路22の
トランジスタ22a、22bとにもぞれ入力される。The differential amplifier circuit 20 receives the detected signal 61 from the detection circuit 6 at one input side, and receives a comparison voltage serving as a comparison reference at the other input side. The respective outputs taken out from the diode-connected load transistors 20a and 2ob inserted into the collector side of each transistor of this differential amplifier circuit 20 are two balanced outputs 4F'' No. 4 whose phases are different by 180 degrees. These outputs are respectively input to transistors 21a and 21b of the amplifier circuit 21, which are current mirror-connected to the load transistors 20a and 20b, and are also input to the load transistors 20a and 20b, respectively.
It is also input to transistors 22a and 22b of the amplifier circuit 22, which are connected to transistors 22a and 20b in a current mirror manner.
増幅回路21では、トランジスタ21a、21bのコレ
クタに挿入された、電流ミラー接続された負荷トランジ
スタ21 c、 21 dの一方のトランジスタ21
cの負荷から出力が取出され、増幅回路22では、トラ
ンジスタ22a、22bのコレクタに挿入された、電流
ミラー接続された負荷トランジスタ22c、22dの−
・方のトランジスタ22cの負荷から前記と180度位
相の相違する出力が取出される。これら位相の相違する
出力は、差動増幅回路を構成するトランジスタ24a。In the amplifier circuit 21, one transistor 21 of current mirror-connected load transistors 21c and 21d inserted into the collectors of transistors 21a and 21b.
The output is taken out from the load c, and in the amplifier circuit 22, the -
- An output having a phase difference of 180 degrees from the above is taken out from the load of the transistor 22c. These outputs having different phases are output from a transistor 24a that constitutes a differential amplifier circuit.
24bのベースにそれぞれ人力される。24b base, each is manually powered.
ここで、トランジスタ24a、24bによる差動増幅回
路は、ボルテジフォロア24の増幅回路を構成していて
、これらトランジスタのコレクタには電流ミラー接続さ
れた負荷トランジスタ24c、21dが設けられ、その
一方のトランジスタ24c側の負荷から出力が取出され
てそれがトランジスタ24aのコレクタ出力側に挿入さ
れた抵抗25を介してコンデンサ26に送出される。Here, the differential amplification circuit composed of the transistors 24a and 24b constitutes an amplification circuit of the voltage follower 24, and the collectors of these transistors are provided with load transistors 24c and 21d connected in a current mirror. An output is taken from the load on the transistor 24c side and sent to the capacitor 26 via the resistor 25 inserted on the collector output side of the transistor 24a.
その結果、この出力に応じてコンデンサ26が充電され
る。抵抗25とトランジスタ24aのベースとの間には
帰還抵抗27が接続されていて、コンデンサ26の電荷
は、この帰還抵抗27と、トランジスタ24aのベース
側のバイアス回路を構成するダイオード28a、抵抗2
9aからなる直列回路の放電路により放電される。As a result, capacitor 26 is charged in accordance with this output. A feedback resistor 27 is connected between the resistor 25 and the base of the transistor 24a, and the electric charge of the capacitor 26 is transferred to the feedback resistor 27, a diode 28a forming a bias circuit on the base side of the transistor 24a, and the resistor 2.
It is discharged by the discharge path of the series circuit consisting of 9a.
したがって、ここでは、コンデンサ26と抵抗25、ダ
イオード28a、抵抗29aとで構成される回路により
充放電の積分動作が行われる。すなわち、これら抵抗2
5.29aとコンデンサ26とによって積分回路が形成
されていて、そのコンデンサ26の端子電圧がAGC電
圧となる。Therefore, here, the integral operation of charging and discharging is performed by a circuit composed of the capacitor 26, the resistor 25, the diode 28a, and the resistor 29a. That is, these resistors 2
5.29a and the capacitor 26 form an integrating circuit, and the terminal voltage of the capacitor 26 becomes the AGC voltage.
ここで、ボルテジフォロア24の動作について説明する
と、トランジスタ24aのベース側の電圧は、コンデン
サ26が挿入されているので、これと逆位相の検波信号
が入力されるトランジスタ24bのベース側の電圧より
も立上がりが遅くなるが、その立上がりの差に相当する
出力がトランジスタ24aのコレクタ側に現われ、これ
が抵抗25を介してコンデンサ26を充電する。その結
果、トランジスタ24aのベース側の電圧がトランジス
タ24bのベース側の電圧に一致するように動作する、
ボルテジフォロア動作が行われる。Here, to explain the operation of the voltage follower 24, since the capacitor 26 is inserted, the voltage on the base side of the transistor 24a is higher than the voltage on the base side of the transistor 24b, which receives a detection signal of the opposite phase. However, an output corresponding to the difference in the rise appears on the collector side of the transistor 24a, which charges the capacitor 26 via the resistor 25. As a result, the voltage on the base side of the transistor 24a is operated to match the voltage on the base side of the transistor 24b.
A voltage follower operation is performed.
ところで、ここでは、抵抗25の両端子に、急速充電用
のトランジスタ31が挿入されていて、抵抗25の両端
にトランジスタ31を“ON′(オン)させるだけの電
位差が生じたときには、電源電圧VCCからトランジス
タ31を介してコンデンサ26が急速充電される。By the way, here, a transistor 31 for quick charging is inserted between both terminals of the resistor 25, and when a potential difference sufficient to turn on the transistor 31 occurs between both terminals of the resistor 25, the power supply voltage VCC From there, the capacitor 26 is rapidly charged via the transistor 31.
なお、ボルテジフォロア24の差動動作をするトランジ
スタ24bのベースにも、トランジスタ24aのベース
と同様にバイアス回路を構成するダイオード28b、抵
抗29bからなる直列回路が設けられている。Note that the base of the transistor 24b that operates differentially in the voltage follower 24 is also provided with a series circuit consisting of a diode 28b and a resistor 29b that constitute a bias circuit, similarly to the base of the transistor 24a.
以上説明したきたが、第2図では差動増幅回路で構成さ
れた帰還形のバッファアンプ或いはボルテジフォロアを
使用しているが、この発明は、このようなバックアップ
に限定されるものではない。As described above, although a feedback type buffer amplifier or voltage follower constituted by a differential amplifier circuit is used in FIG. 2, the present invention is not limited to such backup.
この発明における積分回路は、実施例に示したように入
力信号に対して積分動作をする回路であればどのような
回路であってもよく、通常の積分回路のほか、種々の積
分動作をする回路を含むも−のである。The integrating circuit in this invention may be any circuit as long as it performs an integral operation on an input signal as shown in the embodiment, and may be any circuit that performs various integral operations in addition to a normal integrating circuit. It includes a circuit.
[発明の効果コ
以りの説明から理解できるように、この発明にあっては
、比較回路の出力をバッファアンプにより増幅して、そ
の出力を積分回路により積分し、積分回路のコンデンサ
からAGC電圧を得ることから比較回路の出力のレベル
に関係なく、コンデンサを急速に充電をすることができ
る。[Effects of the Invention] As can be understood from the following explanation, in this invention, the output of the comparator circuit is amplified by a buffer amplifier, the output is integrated by an integrator circuit, and the AGC voltage is output from the capacitor of the integrator circuit. By obtaining , the capacitor can be charged rapidly regardless of the output level of the comparator circuit.
その結果、弱電界から中電界、さらに強電界までの受信
信号の電界強度の変化に対して応答が速く、かつその受
信ダイナミックレンジが大きく採れるAGC回路が実現
できる。As a result, it is possible to realize an AGC circuit that has a quick response to changes in the electric field strength of a received signal from a weak electric field to a medium electric field to a strong electric field, and can have a wide reception dynamic range.
第1図は、この発明のAGC回路を適用した一実施例の
ブロック図、第2図は、その具体的な回路の一例を示す
ブロック図、第3図は、従来のAGC回路のブロック図
である。
1・・・コンパレータ、2・・・比較電圧発生回路、3
・・・バッファアンプ、4・・・積分回路、5・・・コ
ンデンサ、10・・・AGC回路。
特訂出願人 ローム株式会社
代理人 弁理士 梶 山 信 是
弁理十 山 本 富士力FIG. 1 is a block diagram of an embodiment to which the AGC circuit of the present invention is applied, FIG. 2 is a block diagram showing a specific example of the circuit, and FIG. 3 is a block diagram of a conventional AGC circuit. be. 1... Comparator, 2... Comparison voltage generation circuit, 3
... Buffer amplifier, 4... Integrating circuit, 5... Capacitor, 10... AGC circuit. Special Applicant ROHM Co., Ltd. Agent Patent Attorney Nobu Kajiyama Kore Patent Attorney 10 Riki Yamamoto Fuji
Claims (1)
を比較レベルと比較してこれらの差に応じた出力を発生
する比較回路と、この比較回路の出力信号を受けるバッ
ファアンプと、このバッファアンプの出力信号を受ける
コンデンサを有する積分回路とを備え、前記コンデンサ
の端子にAGC電圧を得ることを特徴とするAGC回路
。(1) A comparison circuit that detects the signal received by the receiving device, compares the obtained detected signal with a comparison level, and generates an output according to the difference between them, and a buffer amplifier that receives the output signal of this comparison circuit. An AGC circuit comprising: an integrating circuit having a capacitor receiving an output signal of the buffer amplifier, and obtaining an AGC voltage at a terminal of the capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6997588A JPH01241908A (en) | 1988-03-24 | 1988-03-24 | Agc circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6997588A JPH01241908A (en) | 1988-03-24 | 1988-03-24 | Agc circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241908A true JPH01241908A (en) | 1989-09-26 |
Family
ID=13418166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6997588A Pending JPH01241908A (en) | 1988-03-24 | 1988-03-24 | Agc circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241908A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5184553A (en) * | 1975-01-22 | 1976-07-23 | Hitachi Ltd | JIDORITOKUSEIGYOKAIRO |
| JPS57162811A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Automatic gain controller |
| JPS62120706A (en) * | 1985-11-20 | 1987-06-02 | Nec Corp | Feedback amplifier circuit |
-
1988
- 1988-03-24 JP JP6997588A patent/JPH01241908A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5184553A (en) * | 1975-01-22 | 1976-07-23 | Hitachi Ltd | JIDORITOKUSEIGYOKAIRO |
| JPS57162811A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Automatic gain controller |
| JPS62120706A (en) * | 1985-11-20 | 1987-06-02 | Nec Corp | Feedback amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422049A (en) | Gain control circuit | |
| US5124592A (en) | Active filter | |
| US5751190A (en) | Gain-controlled amplifier and distributed amplifier | |
| US5914586A (en) | Power supply | |
| JPH0261810B2 (en) | ||
| JPH0514064A (en) | Amplifier having two operating mode | |
| JPS6232714A (en) | Offset voltage correcting circuit | |
| JPH01241908A (en) | Agc circuit | |
| JP4321959B2 (en) | Signal compensation circuit and demodulation circuit | |
| US4551691A (en) | Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit | |
| US5216238A (en) | Infrared ray receiving circuit | |
| US5543742A (en) | Phase shifting circuit | |
| US5239702A (en) | Tuning detector | |
| JP3180188B2 (en) | Battery charging circuit and battery charger | |
| JP3351067B2 (en) | Detection circuit | |
| US6429741B2 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| JP3179838B2 (en) | Noise detection circuit | |
| JPH07193437A (en) | Gain switching type optical receiver / amplifier circuit | |
| JPH03295472A (en) | Peak holding circuit | |
| JP3743125B2 (en) | Clamp circuit | |
| JPS6047783B2 (en) | Automatic gain control method | |
| JPS63269400A (en) | Sample and hold circuit | |
| JPS6031298Y2 (en) | Transient noise prevention circuit | |
| JPH0427229Y2 (en) | ||
| JP3189281B2 (en) | Shock noise prevention circuit |