JPH012430A - 多重化信号処理集積回路のプログラミング回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディノタル回路に関し、特にディノタル通信シ
ステムにおける多重化された監視信号などの処理回路に
関する。

〔従来の技術〕

従来、この種の多重化信号処理集積回路では。

多重化信号の各位相ごとに別々の外部端子によって処理
内容を指定するか、シリアル転送などの方法により、各
位相ごとの処理内容指定情報を集積回路内に送り込む方
法が考えられていた。

〔発明が解決しようとする問題点〕

上述した従来の多重化信号処理集積回路では。

多重化信号の各位相ごとに別々の外部端子によって処理
内容を指定する方法をとっているので、多重度が大きく
なると外部端子数が大きくなり、物理的に実現するのが
困難になる。一方、シリアル転送の場合には端子数ネッ
クは生じないが、シリアル転送のためのハードウェア規
模が大きくなるという欠点がある。

〔問題点を解決するための手段〕

本発明の多重化信号処理集積回路のプログラミング回路
は、入力された多重化信号の位相金示す位相情報を出力
し、多重化信号の処理内容を指定するセレクト信号を入
力にもち、このセレクト信号の内容に従って指定された
処理を施す多重化信号処理集積回路と、扁記位相清報を
入力とし、各位相に応じて多重化信号の処理内容全指定
するセレクト信号を出力する組合せ論理回路を有してい
る。

〔実施例〕

次に１本発明について図面を参照して説明する。

第１図は本発明の実施例、第２図は第１図の動作を脱型
するタイミングチャートである。

第１図において、入力多重化信号３は第２図（ａ）のよ
うにｎビットより成るフレーム構成をとっているものと
する。この入力多重化信号３に対し多重化信号処理集積
回路１に含まれる・ぐルス発生回路７は、この入力多重
化信号２の位相を示す位相情報５を第２図（ｂ）のよう
に出力する。多重化信号処理集積回路１の外部に接続さ
れた組合せ論理回路２は位相情報５を得て、これから各
位相ごとに施す処理内容を決定し、第２図（Ｃ）に示す
ようにセレクト信号６を発生する。

一方、多重化信号処理集積回路ｌにおいて入力多重化信
号３は、ＰＬ、Ｐ２．・・・、Ｐｍのｍ通りの処理回路
８−１〜３−ｍに接続されており、Ｐｌ。

Ｐ２．・・・、Ｐｍの処理が並列して行なわれ、その出
力はセレクタ９の入力に接続されている。セレクタ９は
これらの入力をセレクト信号６に従って選択し、出力多
重化信号４を出力する（第２図（ｄ））。

以上の動作によシ、フレーム内の多重化信号８１、Ｓ２
．・・・、Ｓｎに対しそれぞれ独立にプログラマブルに
ＰＩ　、Ｐ２．・・・ｌＰｍのいずれかの処理を任意に
施すことができる。プログラミングのための多重化信号
処理集積回路１のビン数は（ｌｏｇ２ｎ＋ｌｏｇ２ｍ）
本程度となる。

〔発明の効果〕

以上説明したように本発明は、多重化信号処理集積回路
１から入力多重化信号３０位相を示す位相情報５を外部
に出力し、外部に設けた組合せ論理回路２にて位相情報
５からセレクト信号６を発生し、このセレクト信号６に
よって処理内容全選択することにより、多重化信号処理
集積回路１においてあまシ大きなピン数の増加なしに多
重化信号の各位相ごとに独立に処理内容をプログラミン
グできる効果がある。

また９組合せ論理回路２をＲＯＭ等のプログラマブルな
デバイスで構成することによシ、小ざな回路規模で柔軟
性に富むプログラミング回路を実現できる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の構成図、第２図は第１図の動
作を説明するタイミングチャートである。 ｌ・・・多重化信号処理集積回路、２・・・組合せ論理
回路、３・・・入力多重化信号、４・・・出力多重化信
号。 ５・・・位相情報、６・・・セレクト信号、７・・・ノ
ｅルス発生回路、８・・・処理回路、９・・・セレクタ
。

Claims (1)

1. 【特許請求の範囲】 １、入力多重化信号の位相を示す位相情報を出力し、多
   重化信号の処理内容を指定するセレクト信号を入力にも
   ち、このセレクト信号の内容に従って指定された処理を
   施す多重化信号処理集積回路と、 前記位相情報を入力とし、各位相に応じて多重化信号の
   処理内容を指定するセレクト信号を出力する組合せ論理
   回路を含むことを特徴とする多重化信号処理集積回路の
   プログラミング回路。