JPH01243411A - 化合物半導体基板 - Google Patents
化合物半導体基板Info
- Publication number
- JPH01243411A JPH01243411A JP7280188A JP7280188A JPH01243411A JP H01243411 A JPH01243411 A JP H01243411A JP 7280188 A JP7280188 A JP 7280188A JP 7280188 A JP7280188 A JP 7280188A JP H01243411 A JPH01243411 A JP H01243411A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- compound
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体基板上に高品質の化合物半導体層を形
成する化合物半導体基板の改良に関する ・ものである
。
成する化合物半導体基板の改良に関する ・ものである
。
〈従来の技術〉
化合物半導体の中で、二元系化合物半導体（ＧａＡ ｓ
＋ＧａＰ、ＩｎＰ等）は材料固有の特性を活して、各
種のデバイスに、例えばレーザダイオード、ＬＥＤ。
＋ＧａＰ、ＩｎＰ等）は材料固有の特性を活して、各
種のデバイスに、例えばレーザダイオード、ＬＥＤ。
受光素子などに盛んに利用されている。
一方で、三元系の化合物半導体では、ＡＩ！ＧＢＡｓ
。
。
ＧａＡｓＰ等が上記デバイスに応用され、オプトエレク
トロニクスの分野で大きく貢献をしている。
トロニクスの分野で大きく貢献をしている。
しかしながら、Ｉｎを含む三元系化合物半導体（ｔ ｎ
ＧａＡｓ 、 Ｉ ｎＡＩＡｓ）では、ＧａＡｓ等に比
べても有効質量数が小さく、バンド構造から言っても、
伝導帯の′ｓｌと第２の極小点エネルギー差が大きいた
め、電子飽和速度が大きいという特徴を有し、高周波デ
バイスの応用面からは有利であると言われているが、ま
だ、基板の良質な結晶が得られておらず、デバイスへの
応用が進んでいないのが現状である。
ＧａＡｓ 、 Ｉ ｎＡＩＡｓ）では、ＧａＡｓ等に比
べても有効質量数が小さく、バンド構造から言っても、
伝導帯の′ｓｌと第２の極小点エネルギー差が大きいた
め、電子飽和速度が大きいという特徴を有し、高周波デ
バイスの応用面からは有利であると言われているが、ま
だ、基板の良質な結晶が得られておらず、デバイスへの
応用が進んでいないのが現状である。
〈発明が解決しようとする問題点〉
しかし、Ｉｎ系の三元系化合物半導体は、組成元素の偏
析係数の相違のため、均一な結晶成長が困難である等の
理由により、良質の単結晶基板が作りにくく高価なもの
・となり、低価格で入手することが出来ない状況にある
。
析係数の相違のため、均一な結晶成長が困難である等の
理由により、良質の単結晶基板が作りにくく高価なもの
・となり、低価格で入手することが出来ない状況にある
。
又、半導体基板のコストを下げるため、Ｓｉ基板、Ｇａ
ＡＪ基板、１ｎＰ基板等に三元系化合物半導体を積層し
て実用化を図る試みも多くなされているが、格子のミス
マツチや熱膨張係数の違いによって高品質の基板が得ら
れにくいと言う問題点がある。
ＡＪ基板、１ｎＰ基板等に三元系化合物半導体を積層し
て実用化を図る試みも多くなされているが、格子のミス
マツチや熱膨張係数の違いによって高品質の基板が得ら
れにくいと言う問題点がある。
特に安価で、良質、大面積で軽量なシリコン基板上に化
合物半導体を形成し、デバイス化を図る試みが有望と思
われ、それ等の問題点を克服する製造する装置が近年開
発（ＭＯＣＶＤ、ＭＢＥ、ＡＬＥ等）されて来ている。
合物半導体を形成し、デバイス化を図る試みが有望と思
われ、それ等の問題点を克服する製造する装置が近年開
発（ＭＯＣＶＤ、ＭＢＥ、ＡＬＥ等）されて来ている。
しかし、今まで試みられたシリコン基板上へ化合物半導
体をエピタキシャル成長させる装置はＧａＡＳとかＩｎ
Ｐの二元系化合物半導体が中心になっていて、結晶品質
に優れた三元系化合物半導体の報告例はまだ少ないのが
現状である。
体をエピタキシャル成長させる装置はＧａＡＳとかＩｎ
Ｐの二元系化合物半導体が中心になっていて、結晶品質
に優れた三元系化合物半導体の報告例はまだ少ないのが
現状である。
本発明は上記の点に鑑みて創案されたものであり、シリ
コン基板上に、高品質の例えばＩｎＧａＡｓ等の三元系
化合物半導体を形成した安価で良質の化合物半導体基板
を提供することを目的としている。
コン基板上に、高品質の例えばＩｎＧａＡｓ等の三元系
化合物半導体を形成した安価で良質の化合物半導体基板
を提供することを目的としている。
〈問題点を解決するための手段〉
上記の目的を達成するため、本発明は半導体基板上に第
１の緩衝層としての第１の化合物半導体層と第２の化合
物半導体層とをこの順に積層してなる化合物半導体基板
において、上記の第２の化合物半導体層中に、この第２
の化合物半導体層と同じ化合物よりなる第３の化合物半
導体層と第４の化合物半導体層とを交互に積層した交互
層を第２の緩衝層として介挿してなるように構成してい
るＯ より詳細には、本発明は第１図に示すように、上記した
従来の問題点を克服し、高品質のＩｎＧａＡｓ（または
ＩｎＡＩＡｓ）等の三元系化合物半導体基板を得るため
に、シリコン等よりなる半導体基板ｌ上に、まず公知の
成長技術（例えばＡｐｐｌ、 ｐｈｙｓ。
１の緩衝層としての第１の化合物半導体層と第２の化合
物半導体層とをこの順に積層してなる化合物半導体基板
において、上記の第２の化合物半導体層中に、この第２
の化合物半導体層と同じ化合物よりなる第３の化合物半
導体層と第４の化合物半導体層とを交互に積層した交互
層を第２の緩衝層として介挿してなるように構成してい
るＯ より詳細には、本発明は第１図に示すように、上記した
従来の問題点を克服し、高品質のＩｎＧａＡｓ（または
ＩｎＡＩＡｓ）等の三元系化合物半導体基板を得るため
に、シリコン等よりなる半導体基板ｌ上に、まず公知の
成長技術（例えばＡｐｐｌ、 ｐｈｙｓ。
Ｌｅｔｔ、 ４８ （１８） ５Ｍａｙ ｐ１２２．
３ （＋９８６）参照）を用いて、第１の緩衝層である
第１の化合物半導体層（例えばＧａＡｓ層）２をエピタ
キシャル成長させて形成した後、第２の化合物半導体層
３として例えば所定の混晶比を有するＩｎ系の三元系化
合物混晶層（例えばＩｎＺＧａ１−ＺＡｓ層またはＩｎ
ｚＡ／１−ＺＡｓ層等）を形成すると共に、この形成途
中に第２の半導体層３と同じ化合物よりなる第３の化合
物半導体層（例えばｔｎ）（Ｇａ＋−ｘＡｓ／１ｆｔ）
４と第４の化合物半導体層（例えばＩｎｙＡ／１−ＹＡ
ｓ層）５とを交互に積層した交互層を′ｓ２の緩衝層６
として介挿した構造となしている。
３ （＋９８６）参照）を用いて、第１の緩衝層である
第１の化合物半導体層（例えばＧａＡｓ層）２をエピタ
キシャル成長させて形成した後、第２の化合物半導体層
３として例えば所定の混晶比を有するＩｎ系の三元系化
合物混晶層（例えばＩｎＺＧａ１−ＺＡｓ層またはＩｎ
ｚＡ／１−ＺＡｓ層等）を形成すると共に、この形成途
中に第２の半導体層３と同じ化合物よりなる第３の化合
物半導体層（例えばｔｎ）（Ｇａ＋−ｘＡｓ／１ｆｔ）
４と第４の化合物半導体層（例えばＩｎｙＡ／１−ＹＡ
ｓ層）５とを交互に積層した交互層を′ｓ２の緩衝層６
として介挿した構造となしている。
〈作用〉
本発明に於いては、シリコン等の半導体基板上にＩｎｚ
Ｇａｔ−ｚＡｓ等の三元系化合物半導体層を形成するに
当り、良質の結晶を得るため緩衝層（バッファー層）を
有効に活用したものである。
Ｇａｔ−ｚＡｓ等の三元系化合物半導体層を形成するに
当り、良質の結晶を得るため緩衝層（バッファー層）を
有効に活用したものである。
即ち、本発明の好ましい実施例にあっては、まず第１に
基板シリコンとＩ ｎｚ Ｇａｌ −ｚＡｓとの間にＧ
ａＡｓ層を第１の緩衝層として挿入し、格子不整合の役
割を担わせている。次にＧａＡｓ層とＩｎＺＧａ１−Ｚ
Ａｓとの界面に生じる不整合転位の一部がＩｎＺＧａ１
−ＺＡｓの表面層まで容易に貫通するので、結晶の品質
が低下するため、それ等の貫通転位を吸収する中間層に
第２の緩衝層として、■ｎｘＧａ＋−）（Ａｓ／Ｉｎｙ
ＡＩ！１−ＹＡｓの交互層を介在させた構造をとってい
る。
基板シリコンとＩ ｎｚ Ｇａｌ −ｚＡｓとの間にＧ
ａＡｓ層を第１の緩衝層として挿入し、格子不整合の役
割を担わせている。次にＧａＡｓ層とＩｎＺＧａ１−Ｚ
Ａｓとの界面に生じる不整合転位の一部がＩｎＺＧａ１
−ＺＡｓの表面層まで容易に貫通するので、結晶の品質
が低下するため、それ等の貫通転位を吸収する中間層に
第２の緩衝層として、■ｎｘＧａ＋−）（Ａｓ／Ｉｎｙ
ＡＩ！１−ＹＡｓの交互層を介在させた構造をとってい
る。
本発明に用いた三元系化合物半導体の混晶組成は、ｘ／
Ｚ＝Ｙ／Ｚの値で表わすと、特に限定した範囲内（０，
９＜’Ｖ ＝Ｙ／Ｚ＜口）となすことが好ましいＯ 上記の条件を満していない場合には、交互層の各層内に
歪を内蔵した歪超格子構造となり、基板を成長させた後
の降温時に、シリコン基板との熱膨張係数差に基づく大
きな熱応力を受けるため、歪超格子構造内での歪のつり
あいがはずれて、新も だに交互層界面に不整合転位へ発生させる。この不整合
転位の一部が表面の第２の化合物半導体層まで影響を与
え、結晶の品質を著しく損う原因となる。
Ｚ＝Ｙ／Ｚの値で表わすと、特に限定した範囲内（０，
９＜’Ｖ ＝Ｙ／Ｚ＜口）となすことが好ましいＯ 上記の条件を満していない場合には、交互層の各層内に
歪を内蔵した歪超格子構造となり、基板を成長させた後
の降温時に、シリコン基板との熱膨張係数差に基づく大
きな熱応力を受けるため、歪超格子構造内での歪のつり
あいがはずれて、新も だに交互層界面に不整合転位へ発生させる。この不整合
転位の一部が表面の第２の化合物半導体層まで影響を与
え、結晶の品質を著しく損う原因となる。
しかしながら混晶組成を最適な範囲内で作成することに
よって、交互層のＩ ｎ）（Ｇ ａｔ−承ｓとＩｎｙＡ
／１−ＹＡｓとが互いに弾性定数が大きく異なるため、
混晶界面で応力を受け、はとんどの転位は横方向に曲げ
られる。そのため、交互層の中で不整合転位が吸収され
、上部の混晶層は極めて転位密度の低い高品質層とする
ことが可能になる。
よって、交互層のＩ ｎ）（Ｇ ａｔ−承ｓとＩｎｙＡ
／１−ＹＡｓとが互いに弾性定数が大きく異なるため、
混晶界面で応力を受け、はとんどの転位は横方向に曲げ
られる。そのため、交互層の中で不整合転位が吸収され
、上部の混晶層は極めて転位密度の低い高品質層とする
ことが可能になる。
〈実施例〉
以下、本発明を実施例に基づいて詳細に説明する。
第２図は本発明に係る化合物半導体基板の構造を図式的
に示した断面図である。
に示した断面図である。
第２図において、分子線エピタキシ＼−法（Ｍ Ｂ Ｅ
）やＭＯＣＶＤ法を用いて、シリコン基板１４上に第１
の緩衝層としての第１の半導体層である単結晶ＧａＡＳ
層１２を０．５μｍ形成する。次に第２の半導体層のＩ
ｎＺＧａ１−ＺＡｓ （Ｚ＝０．２０）層１３を１．５
μｍ成長させる。
）やＭＯＣＶＤ法を用いて、シリコン基板１４上に第１
の緩衝層としての第１の半導体層である単結晶ＧａＡＳ
層１２を０．５μｍ形成する。次に第２の半導体層のＩ
ｎＺＧａ１−ＺＡｓ （Ｚ＝０．２０）層１３を１．５
μｍ成長させる。
更に、その上に、第３の半導体層のＩｎ）（Ｇａｌ−内
層（２０ＯＡ）１４と第３の半導体層のＩｎｙＡｌｌ−
ＹＡｓ層（２０ＯＡ）１５とを交互に積層した交互層１
６ （Ｘ＝Ｙ＝０．２０）を２５周期形成させた後最
後に１．０μｍのＩｎＺＧａ１−ＺＡｓ （Ｚ＝０．２
０）層１７を形成せしめた（試料Ａ）。
層（２０ＯＡ）１４と第３の半導体層のＩｎｙＡｌｌ−
ＹＡｓ層（２０ＯＡ）１５とを交互に積層した交互層１
６ （Ｘ＝Ｙ＝０．２０）を２５周期形成させた後最
後に１．０μｍのＩｎＺＧａ１−ＺＡｓ （Ｚ＝０．２
０）層１７を形成せしめた（試料Ａ）。
上記の実施例では交互層１６の各層の組成をｘ／Ｚ＝
Ｙ／、ｚ ＝ １．０場合について作成したものである
が、同様にＹ／Ｚ＝−が０．９５ 、１．０５について
も基板を作成した。
Ｙ／、ｚ ＝ １．０場合について作成したものである
が、同様にＹ／Ｚ＝−が０．９５ 、１．０５について
も基板を作成した。
更に本発明の実施例とｂ比較するために、第３図に示す
様な従来例である交互層１６を挿入しないで、ＧａＡｓ
層１２の上に直接ＩｎＺＧａ１−ＺＡｓ（ｚ ＝ ０．
２０）層３１を３．５μｍの厚さで成長させた試料Ｂ及
び本発明における特定範囲をはずれたｘＡ＝Ｙ／Ｚ＝
０．９ ＋及びＸ＝０．１６．Ｙ＝０．２４．Ｚ＝０．
２０ （Ｘ／Ｚ＝０．８ 、 Ｙ／Ｚ＝１．２）として
成長させた試料Ｃについても合わせて作成した。
様な従来例である交互層１６を挿入しないで、ＧａＡｓ
層１２の上に直接ＩｎＺＧａ１−ＺＡｓ（ｚ ＝ ０．
２０）層３１を３．５μｍの厚さで成長させた試料Ｂ及
び本発明における特定範囲をはずれたｘＡ＝Ｙ／Ｚ＝
０．９ ＋及びＸ＝０．１６．Ｙ＝０．２４．Ｚ＝０．
２０ （Ｘ／Ｚ＝０．８ 、 Ｙ／Ｚ＝１．２）として
成長させた試料Ｃについても合わせて作成した。
上記のようにして作成した各試料について、表面１ｎｚ
Ｇａｌ−ＺＡｓ層の転位密度Ｎｄを平面ＴＥＭで評価し
た結果、次表に示すように、本発明の実施例の試料Ａで
はいずれもＮｄ＝ＩＸ１０ ＣＩ 以下であったが、
試料Ｂでは全て°がＮｄ＝ＩＸ１０ Ｃ１ｍであり、試
料ＣではＮｄ＝ＩＸ１０−５Ｘ１０ ｃｒａ とばら
つきの大きい値となった。
Ｇａｌ−ＺＡｓ層の転位密度Ｎｄを平面ＴＥＭで評価し
た結果、次表に示すように、本発明の実施例の試料Ａで
はいずれもＮｄ＝ＩＸ１０ ＣＩ 以下であったが、
試料Ｂでは全て°がＮｄ＝ＩＸ１０ Ｃ１ｍであり、試
料ＣではＮｄ＝ＩＸ１０−５Ｘ１０ ｃｒａ とばら
つきの大きい値となった。
以上の実施例から明らかなように、本発明の交互層構造
として、その組成範囲を０．９ ＜ ”／Ｚ ＝ Ｙ／
Ｚ＜１．１とすることが好ましいことが判る。
として、その組成範囲を０．９ ＜ ”／Ｚ ＝ Ｙ／
Ｚ＜１．１とすることが好ましいことが判る。
以上の実施例からも明らかなように、本発明の交互層構
造を用いることにより、格子不整合に伴う歪の発生の抑
制が可能な条件で転位密度の低減ケ 咳はかられ、再現性よく良質のＩｎＧａＡｓ混晶層をシ
リコン基板上に形成することが可能となる。
造を用いることにより、格子不整合に伴う歪の発生の抑
制が可能な条件で転位密度の低減ケ 咳はかられ、再現性よく良質のＩｎＧａＡｓ混晶層をシ
リコン基板上に形成することが可能となる。
なお、上記した実施例ではＩｎＺＧａ１−ＺＡｓ混晶層
（Ｚ＝０．２０）について説明したが、本発明はこれに
限定されるものではな（ＧａＡｓとＩｎＡＳの格子定数
の中間に位置するＩｎＧａＡｓ、ＩｎＡｌＡｓ混晶につ
いても同様に適用できるものであることは言うまでもな
い。
（Ｚ＝０．２０）について説明したが、本発明はこれに
限定されるものではな（ＧａＡｓとＩｎＡＳの格子定数
の中間に位置するＩｎＧａＡｓ、ＩｎＡｌＡｓ混晶につ
いても同様に適用できるものであることは言うまでもな
い。
本発明の構造を用いてシリコン基板上に形成されたＩＨ
ＧａＡｓ（あるいはＩｎＡＩＡｓ）化合物半導体混晶基
板は、各種電子デバイス、元デバイスの半導体基板とし
て利用することができる。例えば上記混晶層上に形成さ
れたＩｎＧａＡｓ／ＩｎＡＩＡｓｔまたは１１ＧａＡｓ
／ＩｎＰへテロ構造に変調ドーピングを行うことにより
、ＩｎＧａＡｓ混晶の大きな電子飽和速度を活した超高
速デバイスが安価な大面積基板上で実現できる。また０
、９μｍから１．１μｍの石英光ファイバの低損失低分
散域をカバーする直接遷移型バンド構造を有したＩｎＧ
ａＡｓ混晶材料は特に、光フアイバ通信によって重要な
レーザダイオードや発光ダイオードなどの発光デバイス
。
ＧａＡｓ（あるいはＩｎＡＩＡｓ）化合物半導体混晶基
板は、各種電子デバイス、元デバイスの半導体基板とし
て利用することができる。例えば上記混晶層上に形成さ
れたＩｎＧａＡｓ／ＩｎＡＩＡｓｔまたは１１ＧａＡｓ
／ＩｎＰへテロ構造に変調ドーピングを行うことにより
、ＩｎＧａＡｓ混晶の大きな電子飽和速度を活した超高
速デバイスが安価な大面積基板上で実現できる。また０
、９μｍから１．１μｍの石英光ファイバの低損失低分
散域をカバーする直接遷移型バンド構造を有したＩｎＧ
ａＡｓ混晶材料は特に、光フアイバ通信によって重要な
レーザダイオードや発光ダイオードなどの発光デバイス
。
ＰＩＮダイオードやアバランシェフォトダイオードなど
の受光ダイオードが実現可能となる。
の受光ダイオードが実現可能となる。
〈発明の効果〉
以上のように本発明によれば交互層を用いることにより
格子不整合に伴う歪の発生を抑制し、転位密度の低減化
が図られ、その結果従来に比べて再現性よく、高品質の
化合物半導体層を形成することが出来る。従って、大面
積で低価格の化合物半導体基板を電子工業界に提供する
ことが可能となり、高性能化、低価格化に大きく貢献す
ることが出来る。
格子不整合に伴う歪の発生を抑制し、転位密度の低減化
が図られ、その結果従来に比べて再現性よく、高品質の
化合物半導体層を形成することが出来る。従って、大面
積で低価格の化合物半導体基板を電子工業界に提供する
ことが可能となり、高性能化、低価格化に大きく貢献す
ることが出来る。
第１図は本発明の構成を模式的に示す断面図、第２図は
本発明の一実施例の構造を模式的に示す断面図、第３図
は従来の化合物半導体基板の構造例を模式的に示す断面
図である。” １・・・シリコン基板、２・・・ＧａＡｓ層、３・・・
ＩｎＧａＡＳ（またはＩｎＡｌ！ＡＳ）層、４−１ｎＧ
ａＡｓ層、 ５・・・ＩｎＡ／Ａｓ層、６−”ＩｎＧａ
Ａｓ／１ｎＡＩＡｓ交互層、７−・−１ｎＧａＡｓ （
またはＩｎＡｌ！Ａｓ）層。
本発明の一実施例の構造を模式的に示す断面図、第３図
は従来の化合物半導体基板の構造例を模式的に示す断面
図である。” １・・・シリコン基板、２・・・ＧａＡｓ層、３・・・
ＩｎＧａＡＳ（またはＩｎＡｌ！ＡＳ）層、４−１ｎＧ
ａＡｓ層、 ５・・・ＩｎＡ／Ａｓ層、６−”ＩｎＧａ
Ａｓ／１ｎＡＩＡｓ交互層、７−・−１ｎＧａＡｓ （
またはＩｎＡｌ！Ａｓ）層。
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に第１の緩衝層としての第１の化合物
半導体層と第２の化合物半導体層とをこの順に積層して
なる化合物半導体基板において、上記第２の化合物半導
体層中に該第２の化合物半導体層と同じ化合物よりなる
第３の化合物半導体層と第４の化合物半導体層とを交互
に積層した交互層を第２の緩衝層として介挿してなるこ
とを特徴とする化合物半導体基板。 ２、前記第２の化合物半導体層がＩｎ＿ＺＧａ＿１＿−
＿ＺＡｓ（０＜Ｚ＜１）の混晶組成を有し、前記第３の
化合物半導体層がＩｎ＿ＸＧａ＿１＿−＿ＸＡｓ（０＜
Ｘ＜１）の混晶組成を有し、前記第４の化合物半導体層
が Ｉｎ＿ＹＡｌ＿１＿−＿ＹＡｓ（０＜Ｙ＜１）の混晶組
成を有し、かつ上記混晶比Ｘ、Ｙ、Ｚの間に ０．９＜Ｘ／Ｚ＝Ｙ／Ｚ＜１．１ の関係式が成立つように上記各化合物半導体層を構成し
てなることを特徴とする請求項１記載の化合物半導体基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7280188A JPH01243411A (ja) | 1988-03-24 | 1988-03-24 | 化合物半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7280188A JPH01243411A (ja) | 1988-03-24 | 1988-03-24 | 化合物半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243411A true JPH01243411A (ja) | 1989-09-28 |
Family
ID=13499857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7280188A Pending JPH01243411A (ja) | 1988-03-24 | 1988-03-24 | 化合物半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
-
1988
- 1988-03-24 JP JP7280188A patent/JPH01243411A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258230A (ja) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | 半導体基板及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6232138B1 (en) | Relaxed InxGa(1-x)as buffers | |
| US5880491A (en) | SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices | |
| Fitzgerald et al. | Totally relaxed Ge x Si1− x layers with low threading dislocation densities grown on Si substrates | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| JPH03119761A (ja) | 高度に格子不整合な量子井戸構造体を作製する方法 | |
| US5011550A (en) | Laminated structure of compound semiconductors | |
| US5019874A (en) | Semiconductor device having an epitaxial layer grown heteroepitaxially on an underlying substrate | |
| JPH0484418A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| US5456206A (en) | Method for two-dimensional epitaxial growth of III-V compound semiconductors | |
| US6594293B1 (en) | Relaxed InxGa1-xAs layers integrated with Si | |
| KR0151137B1 (ko) | 이중 헤테로형 에픽택셜 웨이퍼 | |
| WO2016127675A1 (zh) | 光电子器件及其制作方法 | |
| KR20190044235A (ko) | 격자 부정합 완충 구조를 갖는 다중 접합 태양전지 및 이의 제조 방법 | |
| JPS62291184A (ja) | 半導体受光装置 | |
| JPS63155781A (ja) | 発光素子 | |
| JPS63200586A (ja) | 半導体装置 | |
| Kosaki et al. | Metalorganic Vapor Phase Epitaxial Growth of High-Quality AlInN/AlGaN Multiple Layers on GaN | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH01130584A (ja) | 半導体発光装置 | |
| KR0163740B1 (ko) | 3-5족 화합물 반도체의 이차원 박막성장방법 | |
| JPS6394230A (ja) | 半導体装置 | |
| Mo et al. | Photoreflectance study on the effect of lattice defects in InP on (001) Si | |
| Kunert et al. | Advances in the growth of lattice-matched III-V compounds on Si for optoelectronics | |
| JPS63177487A (ja) | 半導体素子 | |
| Itoh et al. | The effect of V/III ratio on the initial layer of GaAs on Si |