JPS63177487A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS63177487A JPS63177487A JP767487A JP767487A JPS63177487A JP S63177487 A JPS63177487 A JP S63177487A JP 767487 A JP767487 A JP 767487A JP 767487 A JP767487 A JP 767487A JP S63177487 A JPS63177487 A JP S63177487A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- layer
- inp
- crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体結晶成長技術に関するものである。
各種の半導体材料のなかで、Ｓｉは集積化技術において
最も進んでいる。しかしながら、Ｓｔは間接遷移型半導
体であるため、発光素子としては使用できない。発光素
子としては、直接遷移型であるＧａＡｓ系あるいはＩｎ
Ｐ系の化合物半導体が主に用いられてきている。この中
で、ＣｙａＡｓ系材料は集積化技術においてはＳｔより
遅れているが、高速回路動作という点でＳｔより優れて
おり、また、短波長（０，８−帯）レーザ・ダイオード
用材料としての地位をも確立している。一方、ＩｎＰ系
材料については、長波長（１，３Ｐａ〜１．５−帯）レ
ーザ・ダイオードとして優れたデバイスが既に実用化の
域に達しているが、回路素子技術の面では三者の中で最
も遅れている。いずれにしても、これまでの化合物半導
体素子は単体素子のための技術によって作られていた。
最も進んでいる。しかしながら、Ｓｔは間接遷移型半導
体であるため、発光素子としては使用できない。発光素
子としては、直接遷移型であるＧａＡｓ系あるいはＩｎ
Ｐ系の化合物半導体が主に用いられてきている。この中
で、ＣｙａＡｓ系材料は集積化技術においてはＳｔより
遅れているが、高速回路動作という点でＳｔより優れて
おり、また、短波長（０，８−帯）レーザ・ダイオード
用材料としての地位をも確立している。一方、ＩｎＰ系
材料については、長波長（１，３Ｐａ〜１．５−帯）レ
ーザ・ダイオードとして優れたデバイスが既に実用化の
域に達しているが、回路素子技術の面では三者の中で最
も遅れている。いずれにしても、これまでの化合物半導
体素子は単体素子のための技術によって作られていた。
このような状況の中で、機能の異なる素子の集積化によ
る半導体集積回路の多機能化が要求されている。その要
求に応えるためには、異種材料を組合わせる材料プロセ
ス技術の確立が必要である。
る半導体集積回路の多機能化が要求されている。その要
求に応えるためには、異種材料を組合わせる材料プロセ
ス技術の確立が必要である。
例としては、Ｓｉ基板上にＧａＡｓをエピタキシャル成
長させたＧａＡｓ系レーザ・ダイオードの製作が可能に
なっている。
長させたＧａＡｓ系レーザ・ダイオードの製作が可能に
なっている。
〔従来技術の問題点］
多機能素子として期待されているものの一つは、電気素
子と光素子を含む集積回路である。電気素子用材料とし
ては、電子移動度が大きく、高速回路をめざす材料とし
てＧａＡｓ系の開発が進んでいる。光素子用材料として
は、光通信用長波長レーザ・ダイオード用材料としての
ＩｎＰ系材料を開発する必要がある。従って、通信用光
電子集積回路を考える場合、ＣｒａＡｓ上にＩｎＰをエ
ピタキシャル成長させる技術の確立が必要である。しか
しながら、ＧａＡｓの格子定数は５．６５３Ａ。
子と光素子を含む集積回路である。電気素子用材料とし
ては、電子移動度が大きく、高速回路をめざす材料とし
てＧａＡｓ系の開発が進んでいる。光素子用材料として
は、光通信用長波長レーザ・ダイオード用材料としての
ＩｎＰ系材料を開発する必要がある。従って、通信用光
電子集積回路を考える場合、ＣｒａＡｓ上にＩｎＰをエ
ピタキシャル成長させる技術の確立が必要である。しか
しながら、ＧａＡｓの格子定数は５．６５３Ａ。
ＩｎＰの格子定数は５．８９６Ａであるため、ＧａＡｓ
層 Ｉ ｎ Ｐ接合内に格子不整合が生じ、転位を中心
とした結晶欠陥が導入されるという問題が生じる。
層 Ｉ ｎ Ｐ接合内に格子不整合が生じ、転位を中心
とした結晶欠陥が導入されるという問題が生じる。
本発明は上記問題点を解決するものであって、以下にそ
の内容を実施例に対応する第１図を用いて説明する。
の内容を実施例に対応する第１図を用いて説明する。
ＧａＡｓ基板（１）上にＩｎＰ層（３）を、３元混晶Ｇ
ａｘＩｎ、、Ｐ （ｘ−０，５１〜０）（２）を接続層
（緩衝層）として用いることにより、エピタキシャル成
長させる。
ａｘＩｎ、、Ｐ （ｘ−０，５１〜０）（２）を接続層
（緩衝層）として用いることにより、エピタキシャル成
長させる。
この場合、ＧａＡｓ基板上に、Ｇａ ｘ Ｔ ｎ、−、
Ｐをχ−０，５１でエピタキシャル成長させ、格子不整
合欠陥が発生しない条件で、徐々にＸを小さくしてい＜
、ｘ−０になった後は所望の膜厚のＩｎＰ層を成長させ
る。
Ｐをχ−０，５１でエピタキシャル成長させ、格子不整
合欠陥が発生しない条件で、徐々にＸを小さくしてい＜
、ｘ−０になった後は所望の膜厚のＩｎＰ層を成長させ
る。
Ｇａ ｘ Ｉ ｒｚ−、Ｐの格子定数は、ｘ −０，５
１においてＧａＡｓの格子定数と一致し、Ｘを減少させ
ると格子定数は増加し、ｘ−０では当然ながらＩｎＰの
格子定数となる。従って、ＧａＡｓ基板上に、格子不整
合を発生しない範囲で、Ｘを０．５１から０に徐々に変
化させて、Ｇａ ｘ Ｉ ｎ＋−ｘＰの緩衝層を設け、
その上に、ＩｎＰ層をエピタキシャル成長させると、結
晶欠陥のないＩｎＰ層を得ることができる。
１においてＧａＡｓの格子定数と一致し、Ｘを減少させ
ると格子定数は増加し、ｘ−０では当然ながらＩｎＰの
格子定数となる。従って、ＧａＡｓ基板上に、格子不整
合を発生しない範囲で、Ｘを０．５１から０に徐々に変
化させて、Ｇａ ｘ Ｉ ｎ＋−ｘＰの緩衝層を設け、
その上に、ＩｎＰ層をエピタキシャル成長させると、結
晶欠陥のないＩｎＰ層を得ることができる。
しかしながら、Ｇａ ｘ Ｉ ｎ＋−、Ｐの組成の変化
は必ずしも格子整合を満足しなくてもよい。そのような
例として、第２図は本発明の他の実施例を示している。
は必ずしも格子整合を満足しなくてもよい。そのような
例として、第２図は本発明の他の実施例を示している。
この例では、緩衝Ｊ！（４）はＧａｘＩｎｋ−ｘＰであ
るが、Ｘを階段的に変化させた多層膜からなり、それぞ
れの膜の厚さは数１０Ａ程度以下である。このように積
層薄膜の各膜厚が十分に薄ければ、各薄膜が弾性限界内
で自らひずむことにより、結晶成長に際して欠陥が生成
されなくなる。この性質（ひずみ入り超格子）を利用し
、格子定数の異なる薄膜を無欠陥で積層することができ
る。
るが、Ｘを階段的に変化させた多層膜からなり、それぞ
れの膜の厚さは数１０Ａ程度以下である。このように積
層薄膜の各膜厚が十分に薄ければ、各薄膜が弾性限界内
で自らひずむことにより、結晶成長に際して欠陥が生成
されなくなる。この性質（ひずみ入り超格子）を利用し
、格子定数の異なる薄膜を無欠陥で積層することができ
る。
以下、図面に基づいて本発明について説明する。
第１図は本発明の一実施例を示すものである。
この図において、ＧａＡｓ基板（１）上に緩衝層として
Ｇａ ｘ Ｉ ｎ Ｈ−Ｘｌ Ｐ層（２）を成長させる
。ＧａＡｓ基板に接するところでは、ｘ−０，５１とし
て格子定数を５．６５３Ａとし、ＧａＡｓの格子定数と
一致させる。Ｘは０．５１から０へ結晶欠陥が生じない
範囲内で徐々に連続的に変化し、ｘ−０になったところ
で、ＩｎＰ層（３）を成長させる。
Ｇａ ｘ Ｉ ｎ Ｈ−Ｘｌ Ｐ層（２）を成長させる
。ＧａＡｓ基板に接するところでは、ｘ−０，５１とし
て格子定数を５．６５３Ａとし、ＧａＡｓの格子定数と
一致させる。Ｘは０．５１から０へ結晶欠陥が生じない
範囲内で徐々に連続的に変化し、ｘ−０になったところ
で、ＩｎＰ層（３）を成長させる。
第２図は本発明の他の実施例を示すものである。
本実施例では、ＧａＡｓ基板（１）上の緩衝層とじてＧ
ａ ｘ Ｉ ｎ＋−ｘＰ層（４）を用いることは第１図
と同じであるが、Ｘは０．５．０．３．０．２．０．１
と階段的に変化し、各組成の膜厚は数１０Ａ以下となっ
ており、Ｘの相異による格子定数の差は、各薄膜の自己
ひずみにより吸収され、結晶欠陥は生じない。
ａ ｘ Ｉ ｎ＋−ｘＰ層（４）を用いることは第１図
と同じであるが、Ｘは０．５．０．３．０．２．０．１
と階段的に変化し、各組成の膜厚は数１０Ａ以下となっ
ており、Ｘの相異による格子定数の差は、各薄膜の自己
ひずみにより吸収され、結晶欠陥は生じない。
第３図は、本発明の更に他の実施例を示すものである。
この例では、ＩｎＰ基板（５）上に緩衝層Ｇａ Ｘ Ｉ
ｎ＋−ｘＰ層（６）を介して、Ｇ ａ Ａ ｓ （７
）を成長させている。またＩｎＰ基板面とＧａＡｓ層と
の表面段差を低減させるため、エピタキシャル成長を行
う領域のＩｎＰ基板の厚みを予めエツチングにより薄ク
シである。ＸはＩｎＰ層板に接するところでＯであり、
そこから増加して、ｘ ＝０．５１のところでＧａＡｓ
層を成長させる。
ｎ＋−ｘＰ層（６）を介して、Ｇ ａ Ａ ｓ （７
）を成長させている。またＩｎＰ基板面とＧａＡｓ層と
の表面段差を低減させるため、エピタキシャル成長を行
う領域のＩｎＰ基板の厚みを予めエツチングにより薄ク
シである。ＸはＩｎＰ層板に接するところでＯであり、
そこから増加して、ｘ ＝０．５１のところでＧａＡｓ
層を成長させる。
〔発明の効果］
以上述べてきたように、本発明によれば、ＧａＡｓ基板
上にｒｎＰエピタキシャル層を成長すること、もしくは
ＩｎＰ基板上にＧａＡｓ層を成長させることが可能とな
り、回路素子材料としてのＧａＡｓの特性と受発光素子
材料としてのＩｎＰの特性を合わせ有する多機能な半導
体素子を実現することができる。このような多機能半導
体素子は光通信システムや電算機システムの高性能化と
低価格化にきわめて有効である。
上にｒｎＰエピタキシャル層を成長すること、もしくは
ＩｎＰ基板上にＧａＡｓ層を成長させることが可能とな
り、回路素子材料としてのＧａＡｓの特性と受発光素子
材料としてのＩｎＰの特性を合わせ有する多機能な半導
体素子を実現することができる。このような多機能半導
体素子は光通信システムや電算機システムの高性能化と
低価格化にきわめて有効である。
第１図ａｗｂは本発明の一実施例を示す半導体素子の断
面図と、格子定数と膜厚の関係を示す図、第２図ａ −
ｂは本発明の他の実施例を示す半導体素子の断面図と、
格子定数と膜厚の関係を示す図、第３図は本発明の更に
他の実施例を示す半導体素子の断面図である。 １−Ｇ ａ Ａ ｓ基板 ２−ＧａｘＩｎ＋−ｘＰ層
３− Ｉ ｎ Ｐ層 ４ ・＝Ｇ ａ ｘ Ｉ ｎ
ｌ−１１Ｐ層５−１ ｎ Ｐ基板 ６−Ｇａ ｘ Ｉ
ｎ＋−、Ｐ層７・・・ＧａＡｓ層 特許出願人 古河電気工業株式会社 第３図
面図と、格子定数と膜厚の関係を示す図、第２図ａ −
ｂは本発明の他の実施例を示す半導体素子の断面図と、
格子定数と膜厚の関係を示す図、第３図は本発明の更に
他の実施例を示す半導体素子の断面図である。 １−Ｇ ａ Ａ ｓ基板 ２−ＧａｘＩｎ＋−ｘＰ層
３− Ｉ ｎ Ｐ層 ４ ・＝Ｇ ａ ｘ Ｉ ｎ
ｌ−１１Ｐ層５−１ ｎ Ｐ基板 ６−Ｇａ ｘ Ｉ
ｎ＋−、Ｐ層７・・・ＧａＡｓ層 特許出願人 古河電気工業株式会社 第３図
Claims (2)
- （１）ＧａＡｓ結晶とＩｎＰ結晶とを、３元混晶Ｇａ＿
ｘＩｎ＿１＿−＿ｘＰ（ｘ＝０．５１〜０）を接続層（
緩衝層）として用いることにより、同一基板上に形成し
たことを特徴とする半導体素子。 - （２）上記接続層がＧａ＿ｘＩｎ＿１＿−＿ｘＰの混晶
比ｘを連続的もしくは不連続的に０．５１から０の間で
変化させた接続層であることを特徴とする特許請求の範
囲第１項記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP767487A JPS63177487A (ja) | 1987-01-16 | 1987-01-16 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP767487A JPS63177487A (ja) | 1987-01-16 | 1987-01-16 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63177487A true JPS63177487A (ja) | 1988-07-21 |
Family
ID=11672341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP767487A Pending JPS63177487A (ja) | 1987-01-16 | 1987-01-16 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63177487A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199875A (ja) * | 1989-01-30 | 1990-08-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子およびその製造方法 |
| JP2015109482A (ja) * | 2015-03-09 | 2015-06-11 | 株式会社東芝 | 半導体発光装置およびその製造方法 |
| JP2017157865A (ja) * | 2017-06-07 | 2017-09-07 | 株式会社東芝 | 半導体発光装置およびその製造方法 |
-
1987
- 1987-01-16 JP JP767487A patent/JPS63177487A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02199875A (ja) * | 1989-01-30 | 1990-08-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子およびその製造方法 |
| JP2015109482A (ja) * | 2015-03-09 | 2015-06-11 | 株式会社東芝 | 半導体発光装置およびその製造方法 |
| JP2017157865A (ja) * | 2017-06-07 | 2017-09-07 | 株式会社東芝 | 半導体発光装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680492B2 (en) | Semiconductor light emitting device and method for producing the same | |
| US4963508A (en) | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice | |
| US5880491A (en) | SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices | |
| KR102209263B1 (ko) | 반도체 광디바이스의 제조 방법 및 반도체 광디바이스 | |
| WO2005086868A2 (en) | Metamorphic buffer on small lattice constant substrates | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| JPH0391270A (ja) | 半導体発光素子 | |
| JPH06232126A (ja) | 複合半導体回路装置およびその作製方法 | |
| JPH11274560A (ja) | 半導体素子およびその製造方法 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| US7875961B2 (en) | Semiconductor substrate of GaAs and semiconductor device | |
| JPS63177487A (ja) | 半導体素子 | |
| JP2590710B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02146779A (ja) | ダブルヘテロ型エピタキシャル・ウエハ | |
| CN115579437A (zh) | 一种外延芯片结构 | |
| JPS63200586A (ja) | 半導体装置 | |
| JPH07120838B2 (ja) | 半導体発光装置 | |
| JPH01120012A (ja) | 化合物半導体装置 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPS61144015A (ja) | 基板のない半導体装置及びその製造方法 | |
| KR20050096741A (ko) | 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 | |
| JPS62291190A (ja) | 半導体発光装置 | |
| KR830000075B1 (ko) | 반도체 레이저 소자 | |
| JPH0351805A (ja) | 半導体光導波路 |