JPH01243594A - 負性低抗素子 - Google Patents

負性低抗素子

Info

Publication number
JPH01243594A
JPH01243594A JP63069681A JP6968188A JPH01243594A JP H01243594 A JPH01243594 A JP H01243594A JP 63069681 A JP63069681 A JP 63069681A JP 6968188 A JP6968188 A JP 6968188A JP H01243594 A JPH01243594 A JP H01243594A
Authority
JP
Japan
Prior art keywords
negative resistance
film
layer
organic film
resistance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63069681A
Other languages
English (en)
Inventor
Kunihiro Sakai
酒井 邦裕
Hiroshi Matsuda
宏 松田
Kiyoshi Takimoto
瀧本 清
Isaaki Kawade
一佐哲 河出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63069681A priority Critical patent/JPH01243594A/ja
Publication of JPH01243594A publication Critical patent/JPH01243594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、有機膜によって構成された絶縁体ないし半導
体層を有する負性抵抗素子(半導体デバイス)に関する
[従来の技術] 直流の電圧電流特性に於てN型の負性抵抗を示す(電圧
制御型負性抵抗)半導体素子としては、PM接合を有す
るトンネルダイオード(エサキダイオード)および金属
/酸化膜/金属の接合構造を有する旧に型素子が知られ
ており、発振、スイッチング、メモリなどへの応用が図
られている0、トンネルダイオードに関しては、その特
性向上(負性抵抗領域の拡大、高速化)の観点から接合
面でのより急峻な不純物の濃度変化が要求されている。
トンネル電流が流れる程度に充分に薄い絶縁性ないし半
導性の領域(以下、トンネル領域と称する)によってP
層とN層を隔てることによって、上記目的を達成するこ
とができる。しかし、係る接合間に極めて薄くかつ欠陥
、空孔の無い絶縁ないし半導性の媒体を形成することは
難しく、これまで実現はされていない。
一方、HIM型素子は構成も単純で、また高価な半導体
材料及び製造装置を必要とせず、極めてその工業的価値
は高い。
[発明が解決しようとする課題] しかし、1層に酸化膜を用いた従来公知のMIM素子は
トンネルダイオードに比べ素子特性が劣り、また、特性
の再現性にも乏しく、特性の揃った素子を得難い、更に
、良質な酸化膜は限られた金属(たとえばアルミニウム
)の上にしか作製し難く、下地金属に用いられる材料の
自由度は低い。
本発明は上記の点に鑑み、負性抵抗素子を構成する絶縁
性ないし半導性の領域に、薄く、かつ均一で欠陥のない
有機膜を用い、素子特性(負性抵抗領域の拡大、高速化
、再現性)の著しい向上を図ることを目的とするもので
ある。
[課題を解決しようとする手段] 本発明者らは、前述の如き問題点を解決し本発明の目的
を達成すべく、金属/有機膜/金属の接合構造を有する
負性抵抗素子に関し鋭意研究の結果、係る素子が極めて
良好な負性抵抗特性を示すこと、さらに、有機膜がトン
ネル領域として好適であることを知見し本発明に至った
すなわち本発明は、金属/有機膜/金属構造。
あるいはP層/有機膜/N層構造などのように、負性抵
抗特性の発現に起因するトンネル領域に有機膜を用い、
特性の向上した素子を実現するものである。
ラングミュア・プロジェット法(LB法)に代表される
ように、近年の有機膜の形成技術の進歩によって、多種
多様の有機分子を、単分子オーダーの膜厚制御を行い、
かつ均一で欠陥の無い状態で任意の基板上に形成するこ
とが可能になった。簡易な作製プロセスによって形成さ
れ、かつ無機の絶縁膜と比較しても同程度、あるいはそ
れ以上にち密で無欠陥な有機の超薄膜は、トンネル領域
を構成するものとして好適である。
また、膜厚以外にトンネル電流の大きさを決定する主な
パラメータとして、電気的ポテンシャルにおける障壁の
高さが挙げられる。現在公知の有機分子のほとんどは絶
縁性ないし半絶縁性(半導電性)を示すことから、金属
あるいは半導体に対してポテンシャル障壁を成す材料と
しての必要条件を満足する。また、その種類は著しく多
岐にわたる、更に、有機分子は分子設計と化学合成によ
りその障壁高さを自由に制御し得る。膨大な種類を有し
、かつその電気的特性を制御し得るこの特徴は、トンネ
ル領域に従来用いられていた無機材料には無い、有機材
料特有のものである。
本発明は、上記特徴を有する有機膜をトンネル領域とし
て用い、素子特性(負性抵抗領域の拡大、高速化、再現
性)の著しい向上を図った負性抵抗素子を提供するもの
である。その代表的な基本構成を第1図および第2図に
示す。
第1図は、金属1.有機膜2.金属3によって形成され
たMID型の負性抵抗素子の構成概略図である0M層を
構成する材料としてはAu、 Ag、 AI。
旧、Ptなどの従来公知の金属や合金を用いることがで
きる。係る材料を支持基板ないし有機膜上に形成する方
法としては、やはり従来公知の薄膜作製技術で本発明の
目的を充分達成することができる。特に有機膜上に形成
する場合は、有機膜の耐熱性の観点から300℃以下の
条件で成膜可能な方法を採用することが望ましい0例え
ば、本発明で用い得る好適な金属層形成方法として真空
蒸着法やスパッタリング法を挙げることができる。尚、
M層には、例示した金属以外にも、原理的には、媒体中
の自由に動けるキャリア(電子ないし正孔)の密度が充
分に高く、また、仕事関数が有機膜の電子親和力より大
きい材料であれば適用することが可能である。グラファ
イトやSiをはじめとする各種半導体等が相当する。半
導体に関しては、常温でのキャリア密度から特に縮退半
導体が好ましい。また、無機材料に限らずテトラシアノ
キジメタン(TCNO)やテトラチアフルバレン(TT
F)で代表される電荷移動錯体などの有機導電体を適用
することも可能である。使用する材料並びに作製方法は
、本発明を何ら制限するものではない。
一方、1層を構成する有機膜の形態はトンネル電流が流
れる程度に充分に薄く、かつ均一であればよい、具体的
には膜厚は、少なくとも 100n■以下であることが
望まれる。更に好ましくは30n■以下、0.3ns以
上の膜厚であれば、電極間を短絡することなく、かつ充
分なトンネル電流を流すことができる。なお、材料ない
しその形成方法はなんら限定されない、しかし、本発明
の好適な態様においては、係る有機膜は親水性部位と疎
水性部位とを併有する有機分子からなる単分子膜または
単分子累積膜によって構成される。係る分子の疎水性部
位の構成要素として代表的なものを例示すれば、一般に
広く知られている飽和および不飽和炭化水素基、縮合多
環芳香族基、鎖状多環フェニル基等の各種疎水基が挙げ
られる。これらの基は各々単独ないしその複数が組み合
わされて疎水性部位を構成してよい、一方、親水性部位
の構成要素として代表的なものは、例えばカルボキシル
基、スルホン酸基あるいは四級アミノ基等の各種親木性
基が挙げられる。これら親水性部位と疎水性部位とを併
有する分子の単分子膜または単分子゛累積膜は、高度の
秩序性を有し、均一で欠陥の無い超薄膜を簡易に形成し
得る点で極めて好都合である。より具体的に示せば、ス
クアリリウム・ビス−6−オクチル・アズレン、アラキ
シン酸、ボリアミク酸、銅フタロシアニン等が特に好ま
しいものである。
任意の基板表面に係る有機膜層を形成する好適な方法と
してはLB法を挙げることができる。トンネル電流の収
量を大きくするために時として膜厚が数1層以下で、か
つ均一であることが要求される場合があるが、LB法で
あれば係る形態を容易に実現し得る。
また1本発明において上記の如きM層及び1層の積層構
造体を支持するための基板は、金属、ガラス、セラミッ
クス、プラスチック材料等いずれの材料でもよく、更に
、耐熱性の著しく低い生体材料も使用できる。係る基板
は、任意の形状でよい、平板状であるのが好ましいが、
平板に何ら限定されない、すなわち前記LB法において
は、基板の表面がいかなる形状であってもその形状通り
に膜を形成し得る利点を有するからである。
第2図は、P型半導体層4、有機膜層2、N型半導体層
5の積層構造体からなるPIN接合型の負性抵抗素子の
構成概略図である。P層並びにN層は不純物濃度が非常
に高い、例えば2 X 1019c+w−3以上である
SiやGe等の半導体を用いる。不純物の種類に関して
は、半導体中に偏析せずに高濃度で存在し、かつアクセ
プタないしドナーを効率(活性化率)良く生成するもの
でなくてはならない。
例えばSiに対しては、はう素(B)、燐(P)、ヒ素
(As)、アンチモン(sb)などが好ましい、尚、半
導体の形成方法、並びに不純物の注入方法に関しては従
来公知の薄膜成長法で充分本発明の目的を達成できる。
また、有a膜、および支持基板等に関してはMIX型素
子の場合と全く同様に考えられる。実際、LB法により
形成した単分子ないし単分子累積膜によって良好な素子
特性を得ている。
本発明による負性抵抗素子の示す特性、並びに本発明の
効果については、実施例と共に以下に詳細を記する。
[実施例] 実施例1 ヘキサメチルジシラン(HMDS)の飽和蒸気中に一昼
夜放置して疎水処理したガラス基板6(コーニング社製
@7059)を支持体として、係る基板上に金属(下地
電極)7層単分子累積膜8/金属(上部電極)9構造の
素子を形成した。第3図に素子形状の概略を示す。
直交する上下の電極はともに幅1+smのストライプ状
とし、その作製には従来公知の抵抗加熱法による真空蒸
着を用いた。下地電極7はCrを下引き層として5層層
堆積した上にAuを30nm蒸着したものを用いた。
単分子累積膜8は上記電極上に、スクアリリウム°ビス
−6−オクチル・アズレン(SOAZ)をLH法により
積層することによって形成した。形成方法の詳細を以下
に記す。
5OAZを濃度0.2mg/slで溶かしたクロロホル
ム溶液を、水温20℃の水相上に展開し水面上に単分子
膜を形成した。溶媒の蒸発除去後、係る単分子膜の表面
圧を20mN/lIIまで高め、更にこれを一定に保っ
た状態下で下地電極が蒸着された前記基板を水面を横切
る方向に速度10mm/分で静かに浸漬し、続いて5 
mm1分で静かに引き上げ2層のY型単分子膜を係る基
板上に累積した。更に以上の操作を5回繰り返すことに
よって10層の累積膜(M厚15nm)を形成した。
上部電極材料としてはAi’、 Ag、 Au、 Pt
それぞれについて実験を行なった。すなわち前記金属の
いずれかを上部電極9とし、作製した素子の特性ないし
安定性について検討を行なった。結果を以下に記する。
上部電極をAIとした場合の電流電圧特性を第4図に示
す、印加電圧の増加に対して2.5層程度から電流が明
らかに減少しており電圧制御型の負性抵抗特性を示して
いる。作製した試料によって多少のばらつきがあるが、
6層程度から電流は再び増加し始める。2層前後で示す
電流の最大値(ピーク値、P値)と再び電流が増加し始 める点で示す最小値(バレー値、V値)の比率(PV比
)は約2000という著しく大きな値であった。
一方、agを上部電極とした資料に関しても、同様の負
性抵抗特性を得た。但し、試料間のばらつきがAi)の
場合よりも大きく、ピーク値で1mAを中心にして1桁
近くばらついていた。また、PV比が最も大きかったも
のでも 500であった。更にAR主電極試料が数週間
程度放置してもその電気特性があまり変化しないのに対
して、Ag電極の場合は流れる電流値が】/2から17
5程度に減少してしまった。また、Au、 Ptを上部
電極として用いた試料の多くは、上下電極間が短絡(抵
抗値にして10Ω以下)してしまった、しかし、絶縁が
とれたものにおいては負性抵抗特性が観察された。また
、このときAi)電極より電流値が全体的に高く、PV
比も 100前後であった。 Au、 Ptの場合、蒸
着時に有機膜がダメージを受けている可能性がある。
しかし、上記のいずれの素子においても2桁から3桁の
PV比を有する負性抵抗特性が得られており、係る素子
が極めて有望であることを示している。
実施例2 上部電極材料はARとし、実施例1と同様にしてNIN
型負性抵抗素子を作製した。但し累積操作を適当回数繰
り返すことによって、5OAZの膜厚(層数)を2 、
4 、6 、10.20.30層(1,5層m/ 1層
)とした6種類の試料について検討を行なった。
その結果、2および4層の試料については、上下電極間
で短絡していた。一方、30層の試料は電流がほとんど
流れず(IILA以下)負性抵抗が観察できなかった。
6,10.20層の試料に関しては明かな負性抵抗が観
察された(PV比が2桁から3桁)、また、ピーク電流
においても、約10mA。
2mA、 0.1mAと膜厚との相関も見られた。電流
量を増やすには膜厚を薄くする必要がある。また、素子
の高速化を図る場合もキャリアの走行する距離をできる
だけ小さくする必要があり、この観点からも1層をでき
るだけ薄くすることが望ましい。ここでは、2層、4層
の試料に関して絶縁性が得られなかったが、将来、成膜
性が向上すれば、係る条件においても良好な負性抵抗特
性が得られると考える。
実施例3 上部電極材料はAgとし、実施例1と同様にしてHIM
型負性抵抗素子を作製した。但し、1層に材料の異なる
単分子累積膜を積層したものについて実験を行なった。
具体的には5OAZ (Sと略記)とアラキシン酸(A
と略記)の単分子累積膜を用い、5(8)/A(2)、
 5(4)/A(2)/5t(4)、 A(2)/5(
8)の構成で積層した試料3種類について検討した((
)内は層数を表わす)。
S/A/S 、ならびにA/S構成の素子に関しては、
実施例1で示した素子と較べて素子に流れる電流値が2
.3倍大きいが、PV比は同程度(100から1000
)の値を示した。一方、S/A構成の試料に関しては、
電流値は若干小さいが(ピーク値0.1mAオーダー)
Pv比において、およそ3000という極めて大きな値
を得た。
電流のバレー値は、有機膜層がつくるポテンシャルの障
壁を越えてキャリアが流れることに起因すると考えられ
る。 5OAZより高いアラキシン酸によるポテンシャ
ル障壁が存在することによってピーク値に較ベバレー値
が大きく減少することによってPv比の向上が生じたと
考える。尚、A/SおよびS/A/S構成の素子に関し
ては、アラキシン酸、あるいはアラキシン酸上に形成す
る5OAZの成膜性、膜質に問題があると考える。なぜ
なら、アラキシン酸単独で1層を形成したMIX型の素
子を作製したところ、 5OAZ膜厚換算で40層の厚
さで累積したにもかかわらず上下電極間が短絡した。少
なくとも係る状況下ではアラキシン酸が5OAZに較べ
て成膜性が低いといえる。
実施例4 上部電極材料はAPとし、更に支持体にポリカーボネイ
ト基板を用いた実施例1と同様の構成の旧X型負性抵抗
素子を作製した。尚、実施例1で示した疎水処理工程は
省略した。また、1層には真空蒸着(抵抗加熱)法によ
り形成した銅フタロシアニンを用い、蒸着ポート温度を
500℃一定に、基板温度は室温に保ち、ガス圧3 X
 1O−5torr、蒸着速度0.O8nm/秒の条件
下で蒸着を行なった。このとき、蒸着時間を変えて膜厚
を5゜10、20.40層mとした4種類の試料を作製
し、その電流電圧特性を測定した。
40層mの試料についてのみ負性抵抗が観察され、20
層m以下の試料ではすべて上下電極間が短絡していた。
また、40層mの試料に関してもピーク電流が0.5m
A程度も流れるのに反し、pv比はlθ以下であった。
これらは、LB法に較べて蒸着で作製した場合、膜がち
密さ、均一さにおいての低下することに起因していると
考える。従って、電気特性に寄与している実効膜厚は4
0層膳より薄くなっているはずである。逆に、膜質等の
パラメータによって、負性抵抗を発現するのに最適な膜
厚が左右されるといえる。
実施例5 P・型の結晶シリコン・ウェハ(Bドープ、抵抗率0.
02ΩC麟以下)上に直接、ポリアミク酸単分子を実施
例1と同様にして1G、 20.4G、 60.100
層累積した0次に係る基板に対し真空中で熱処理(30
0℃、10分)を行いポリアミノ酸をイミド化した。環
化し耐熱性が300℃以上となった単分子累積H(0,
4層m / 1層)上に、更に、N゛型の非晶質シリコ
ンをグロー放電分解法(GD法)により形成し、PIN
接合を有する負性抵抗素子を作製した、非晶質Siの作
製条件は、導入ガス5iHn+ PH3C流量比20:
1)、ガス圧力0.5torr 、基板温度220℃、
高周波パワー10層W/c膳2、堆積速度4nm/分と
し、膜厚は200n腫とした。
上記工程によって作製した素子に対して、非晶質Si上
に直径2濡■のドツト状のAβ電極を形成し、係る電極
と基板Siの露出した部分の2箇所にそれぞれ金属プロ
ーブをおろし、両端子間の電気的特性を測定した。
その結果、累積層数が20層以下の場合については上下
電極間が短絡していたが、40.80.100層の素子
に関しては負性抵抗が観察された。特に、80層におい
て最も高いPv比が得られたが、50倍程度であった。
しかし、素子としての最適設計がなされていない状況に
もかかわらず、また、非晶質半導体を用いてるにもかか
わらず、PIN接合型素子においてもPv比の比較的大
きな負性抵抗が得られることが明らかになった。
[発明の効果1 従来公知の負性抵抗素子と比べ、素子特性の大きな向上
が図れる。特に、負性抵抗の大きさを示すビークバレー
比が著しく高く、かつ室温でも安定に動作する素子が容
易に実現できた。
一方、安価な有機材料を用い、かつ製造プロセスが簡単
であることから経済的な面での効果も著しい。更に、有
機膜の特性が下地層の材質の影響を比較的受けないため
、素子形態の自由度も大きい。
【図面の簡単な説明】
第1図はMIX型の負性抵抗素子の構成概略図、第2図
はPIN接合型の負性抵抗素子の構成概略図、第3図は
実施例に係る素子形状の概略図、第4図は上部電極をA
I!とした場合の電流電圧特性を示すグラフを示す。

Claims (5)

    【特許請求の範囲】
  1. (1)絶縁体ないし半導体層、及び該媒体層を挟む一対
    の電極部からなる負性抵抗特性を示す半導体デバイスに
    おいて、該媒体層が有機膜よりなることを特徴とする負
    性抵抗素子。
  2. (2)前記有機膜が、100nm以下の膜厚を有するこ
    とを特徴とする請求項第1項に記載の負性抵抗素子。
  3. (3)前記有機膜が、30nm以下、0.3nm以上の
    膜厚を有することを特徴とする請求項第1項に記載の負
    性抵抗素子。
  4. (4)前記有機膜が、少なくとも親水性部位と疎水性部
    位とを併有する有機化合物の単分子膜または単分子累積
    膜によって構成されることを特徴とする請求項第1項に
    記載の負性抵抗素子。
  5. (5)絶縁体ないし半導体層、及び該媒体層を挟む一対
    の電極部からなる負性抵抗特性を示す半導体デバイスに
    おいて、該媒体層が有機膜と無機膜、或は材料の異なる
    有機膜同士の積層構造体よりなることを特徴とする負性
    抵抗素子。
JP63069681A 1988-03-25 1988-03-25 負性低抗素子 Pending JPH01243594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63069681A JPH01243594A (ja) 1988-03-25 1988-03-25 負性低抗素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63069681A JPH01243594A (ja) 1988-03-25 1988-03-25 負性低抗素子

Publications (1)

Publication Number Publication Date
JPH01243594A true JPH01243594A (ja) 1989-09-28

Family

ID=13409848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63069681A Pending JPH01243594A (ja) 1988-03-25 1988-03-25 負性低抗素子

Country Status (1)

Country Link
JP (1) JPH01243594A (ja)

Similar Documents

Publication Publication Date Title
US4939556A (en) Conductor device
US5359204A (en) Switching device
EP0335630B1 (en) Switching device and method of preparing it
Yang et al. Morphology control and material mixing by high-temperature organic vapor-phase deposition and its application to thin-film solar cells
US8614437B2 (en) Organic underlayers that improve the performance of organic semiconductors
KR100292707B1 (ko) 박막산화탄탈커패시터의제조방법및이에의해제조된제품
EP0272937B1 (en) Switching device
Geddes et al. The electrical properties of metal‐sandwiched Langmuir–Blodgett multilayers and monolayers of a redox‐active organic molecular compound
TWI356470B (en) Self assembly of conducting polymer for formation
WO2003044838A1 (en) Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
EP1594176B1 (en) Switching device
US20090001362A1 (en) Organic Thin Film Transistor and Manufacturing Process the Same
US20050275056A1 (en) Organic heterojunction bipolar transistor
CN117529196A (zh) 一种离子注入掺杂方法及器件
JP2004158709A (ja) 半導体装置
JPH01243594A (ja) 負性低抗素子
JPS6396956A (ja) スイッチング素子およびその駆動方法
JPH01209767A (ja) 電気・電子デバイス素子
JP2004158719A (ja) アセン化合物誘導体薄膜の製造方法
FR2782416A1 (fr) Pile solaire a molecules empilees
JP4982728B2 (ja) 単一電子素子の製造方法
JPS63160389A (ja) スイツチング装置
JPS63146464A (ja) 半導体素子
KR20230135524A (ko) 전자 스위칭 디바이스
JPH02244673A (ja) 有機半導体を用いた電子素子及びその製造方法