JPH0124363B2 - - Google Patents
Info
- Publication number
- JPH0124363B2 JPH0124363B2 JP56050073A JP5007381A JPH0124363B2 JP H0124363 B2 JPH0124363 B2 JP H0124363B2 JP 56050073 A JP56050073 A JP 56050073A JP 5007381 A JP5007381 A JP 5007381A JP H0124363 B2 JPH0124363 B2 JP H0124363B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- voltage
- output
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は終段増幅段において発生する歪を低
減させる歪低減回路を具備した電力増幅器に関す
る。
減させる歪低減回路を具備した電力増幅器に関す
る。
一般に、大電流信号を出力するパワートランジ
スタ等の電力増幅素子は増幅動作時に歪を発生し
やすい。したがつて、特にこのような電力増幅素
子を増幅器の終段増幅回路に用いた場合には、こ
の電力増幅素子によつて生じる歪を低減させる何
らかの対策が必要となる。このことは特に、オー
デイオ等に使用される電力増幅器については必須
要件となつている。
スタ等の電力増幅素子は増幅動作時に歪を発生し
やすい。したがつて、特にこのような電力増幅素
子を増幅器の終段増幅回路に用いた場合には、こ
の電力増幅素子によつて生じる歪を低減させる何
らかの対策が必要となる。このことは特に、オー
デイオ等に使用される電力増幅器については必須
要件となつている。
そこで、このような増幅器の歪を低減させる歪
低減回路が数多く考案され、これらの歪低減回路
を設けた増幅器が数多く実用化されている。
低減回路が数多く考案され、これらの歪低減回路
を設けた増幅器が数多く実用化されている。
ところで、これら従来の歪低減回路は動作が複
雑であつたり、また、多くの付加部品を必要とす
るものが多く、したがつて、これらの歪低減回路
をローコスト機器の増幅器に使用することはコス
ト面から見ても、スペース的な面から見ても種々
の不都合があつた。
雑であつたり、また、多くの付加部品を必要とす
るものが多く、したがつて、これらの歪低減回路
をローコスト機器の増幅器に使用することはコス
ト面から見ても、スペース的な面から見ても種々
の不都合があつた。
この発明は上記の点に鑑み、通常の電力増幅器
の構成にごく少数の部品を付加するだけで、極め
てローコストに低歪化を実現させることを目的と
するものであり、位相反転ドライブ段のトランジ
スタの共通電極に終段電力増幅回路の歪成分のみ
を補正出力として帰還するとともに、終段電力増
幅回路の出力電圧を帰還回路を介して前記初段信
号増幅回路へ負帰還するようにしたことを特徴と
する。
の構成にごく少数の部品を付加するだけで、極め
てローコストに低歪化を実現させることを目的と
するものであり、位相反転ドライブ段のトランジ
スタの共通電極に終段電力増幅回路の歪成分のみ
を補正出力として帰還するとともに、終段電力増
幅回路の出力電圧を帰還回路を介して前記初段信
号増幅回路へ負帰還するようにしたことを特徴と
する。
以下、この発明を図面にしたがつて説明する。
第１図は、この発明の考え方を説明する図であ
る。
第１図は、この発明の考え方を説明する図であ
る。
この図において、１は信号電圧Vinの入力信号
源であり、２は電圧−電流変換率Gm1を有する
差動入力型の電流出力アンプでその反転入力端は
前記入力信号源１に接続され、その非反転入力端
は接地されている。また、３は差動入力型の電圧
出力アンプであり、その反転入力端子は前記アン
プ２の出力端に接続されるとともに非反転入力端
は抵抗４（値Ｒ）を介して接地され、かつこのア
ンプ３の出力端は帰還素子５（インピーダンス値
Ｚ）を介して同アンプ３の反転入力端に接続され
ている。ここで、アンプ２，３は、実際には後述
する初段信号増幅回路および位相反転ドライブ回
路に該当するものである。次に６は終段増幅手段
を構成する電圧ゲインがほぼ１のアンプであり、
この部分にて歪電圧が発生する。アンプ６の入力
端は前記電圧増幅手段の出力（すなわちアンプ３
の出力端）に接続されその出力端は負荷が接続さ
れる出力端子７に接続されている。さらに８は電
圧−電流変換率gn2を有する差動入力型の電流出
力アンプでその非反転入力端は前記アンプ６の出
力端に接続され、その反転入力端は前記アンプ６
の入力端に接続されており、かつその出力端は前
記アンプ３の非反転入力端に接続されている。
源であり、２は電圧−電流変換率Gm1を有する
差動入力型の電流出力アンプでその反転入力端は
前記入力信号源１に接続され、その非反転入力端
は接地されている。また、３は差動入力型の電圧
出力アンプであり、その反転入力端子は前記アン
プ２の出力端に接続されるとともに非反転入力端
は抵抗４（値Ｒ）を介して接地され、かつこのア
ンプ３の出力端は帰還素子５（インピーダンス値
Ｚ）を介して同アンプ３の反転入力端に接続され
ている。ここで、アンプ２，３は、実際には後述
する初段信号増幅回路および位相反転ドライブ回
路に該当するものである。次に６は終段増幅手段
を構成する電圧ゲインがほぼ１のアンプであり、
この部分にて歪電圧が発生する。アンプ６の入力
端は前記電圧増幅手段の出力（すなわちアンプ３
の出力端）に接続されその出力端は負荷が接続さ
れる出力端子７に接続されている。さらに８は電
圧−電流変換率gn2を有する差動入力型の電流出
力アンプでその非反転入力端は前記アンプ６の出
力端に接続され、その反転入力端は前記アンプ６
の入力端に接続されており、かつその出力端は前
記アンプ３の非反転入力端に接続されている。
以上のような構成を有する第１の実施例の動作
を次に説明する。
を次に説明する。
まず、出力信号源１から入力される信号電圧
Vinはアンプ２によつてこれに比例した電流出力
に変換され、その出力電流I1は I1＝−Gn1・Vin ……(1) とあらわされる。
Vinはアンプ２によつてこれに比例した電流出力
に変換され、その出力電流I1は I1＝−Gn1・Vin ……(1) とあらわされる。
出力電流I1はアンプ３の反転入力端側に流れ込
むがアンプの入力インピーダンスは極めて大きい
のでその電流I1はほとんど帰還素子５を流れてし
まう。ここでアンプ３の反転入力端の電圧をVA
アンプ３の出力端の電圧をVBとすると、これら
電圧VA，VAと電流I1との間には次のような関係
が成り立つ。
むがアンプの入力インピーダンスは極めて大きい
のでその電流I1はほとんど帰還素子５を流れてし
まう。ここでアンプ３の反転入力端の電圧をVA
アンプ３の出力端の電圧をVBとすると、これら
電圧VA，VAと電流I1との間には次のような関係
が成り立つ。
VA−VB＝Ｚ・I1 ……(2)
（但し、Ｚは帰還素子５のインピーダンス）
すなわちアンプ３は、アンプ１の出力電流I1に
比例する電圧差（VA−VB）をその反転端と出力
端との間に生ぜしめる如く動作する。そしてアン
プ３の出力電圧VBは終段のアンプ６により増幅
されるわけであるが、この時、アンプ６は入力電
圧に対応した歪電圧ΔVBを発生してしまい、この
歪電圧ΔVBと入力電圧に線形な電圧VBの両者を
その出力端から出力する。したがつて、アンプ６
の出力電圧をVCとすると出力電圧VCは、 VC＝VB＋ΔVB ……(3) であらわされる。
比例する電圧差（VA−VB）をその反転端と出力
端との間に生ぜしめる如く動作する。そしてアン
プ３の出力電圧VBは終段のアンプ６により増幅
されるわけであるが、この時、アンプ６は入力電
圧に対応した歪電圧ΔVBを発生してしまい、この
歪電圧ΔVBと入力電圧に線形な電圧VBの両者を
その出力端から出力する。したがつて、アンプ６
の出力電圧をVCとすると出力電圧VCは、 VC＝VB＋ΔVB ……(3) であらわされる。
アンプ８は前記終段のアンプ６の入力、および
出力電圧の差電圧を検出しこの差電圧に比例した
出力電流I2を出力する。この出力電流I2は、 I2＝Gn2・（VB−VC） ……(4) であらわされる。
出力電圧の差電圧を検出しこの差電圧に比例した
出力電流I2を出力する。この出力電流I2は、 I2＝Gn2・（VB−VC） ……(4) であらわされる。
そして、この(4)式で示される電流I2がアンプ８
から抵抗４に供給され、同抵抗４により対応する
電圧に変換される。したがつて、このアンプ８の
出力端には次式で示す電圧VDが発生する。
から抵抗４に供給され、同抵抗４により対応する
電圧に変換される。したがつて、このアンプ８の
出力端には次式で示す電圧VDが発生する。
VD＝Gn2・Ｒ・（VB−VC） ……(5)
ここで、アンプ８の電流−電圧変換率Gn2と抵
抗４の値Ｒとの積Gn2・Ｒ＝１となるように設定
すると(5)式は次の様に書き直せる。
抗４の値Ｒとの積Gn2・Ｒ＝１となるように設定
すると(5)式は次の様に書き直せる。
VD＝VB−VC ……(6)
この(6)式と(3)式とから電圧VDを求めると、
VD＝−ΔVB ……(7)
となる。
そして、この(7)式で表わされる電圧VDがアン
プ３の非反転入力端に供給される。すなわち、ア
ンプ６でΔVBの歪が発生するとアンプ３の非反転
入力端に−ΔVBが得られる。
プ３の非反転入力端に供給される。すなわち、ア
ンプ６でΔVBの歪が発生するとアンプ３の非反転
入力端に−ΔVBが得られる。
一方、アンプ３は負帰還が施された差動入力型
のアンプであることからその反転入力端の電圧と
非反転入力端の電圧はほぼ等しく、したがつて、
その反転入力端電圧VAと非反転入力端電圧VDと
は次式で示される関係がある。
のアンプであることからその反転入力端の電圧と
非反転入力端の電圧はほぼ等しく、したがつて、
その反転入力端電圧VAと非反転入力端電圧VDと
は次式で示される関係がある。
VA＝VD ……(8)
この(8)式と(2)式とからアンプ３の出力電圧VB
を求めると、 VB＝（−Ｚ）・I1＋VD ……(9) となる。
を求めると、 VB＝（−Ｚ）・I1＋VD ……(9) となる。
したがつて、アンプ６の出力電圧VCはこの(9)
式と(3)式とから VC＝｛（−Ｚ）・I1＋VD｝＋ΔVB ……(10) であり、さらに(7)式を組み合わせて VC＝（−Ｚ）・I1 ……(11) となる。
式と(3)式とから VC＝｛（−Ｚ）・I1＋VD｝＋ΔVB ……(10) であり、さらに(7)式を組み合わせて VC＝（−Ｚ）・I1 ……(11) となる。
また、この(11)式の電流I1は(1)式で表わされ、ま
た、出力電圧VCは増幅器の出力信号電圧VOUTで
あることから次式が成り立つ。
た、出力電圧VCは増幅器の出力信号電圧VOUTで
あることから次式が成り立つ。
VOUT＝Ｚ・Gn1・VIN ……(12)
この(12)式から明らかなように、この増幅器から
はアンプ６によつて生じた歪電圧ΔVBが含まれな
い出力信号電圧Ｚ・Gn1・VINが得られる。また、
この増幅器の電圧増幅率VOUT／VINは、 VOUT／VIN＝Ｚ・Gn1 ……（13） であらわされる。
はアンプ６によつて生じた歪電圧ΔVBが含まれな
い出力信号電圧Ｚ・Gn1・VINが得られる。また、
この増幅器の電圧増幅率VOUT／VINは、 VOUT／VIN＝Ｚ・Gn1 ……（13） であらわされる。
このように構成したことにより、終段増幅用の
アンプ６等から構成される終段増幅手段において
発生した歪電圧ΔVBは補正用のアンプ８によつて
補正用電圧（−ΔVB）としてアンプ２およびアン
プ３等からなる電圧増幅手段に加算され、終段増
幅手段への入力電圧が電圧（−ΔVB）だけ変化し
て、終段増幅手段において発生する歪電圧分が相
殺され、したがつて、この増幅器の出力端子７か
らは前記歪電圧ΔVBが含まれない信号が出力され
るのである。
アンプ６等から構成される終段増幅手段において
発生した歪電圧ΔVBは補正用のアンプ８によつて
補正用電圧（−ΔVB）としてアンプ２およびアン
プ３等からなる電圧増幅手段に加算され、終段増
幅手段への入力電圧が電圧（−ΔVB）だけ変化し
て、終段増幅手段において発生する歪電圧分が相
殺され、したがつて、この増幅器の出力端子７か
らは前記歪電圧ΔVBが含まれない信号が出力され
るのである。
第２図は前記第１図と同様この発明の考え方を
説明する回路図であるが、より電力増幅器に近い
形で説明した図であり、この図に示す回路が第１
図に示す回路と異なる点は帰還素子５を抵抗９と
コンデンサ１０の並列接続からなる位相補償回路
５ａにより構成し、アンプ６を各パワートランジ
スタ１１ａ〜１１ｄ等からなる電流増幅回路６ａ
（終段増幅手段）により構成すると共に、この終
段電力増幅回路６ａの出力の一部が帰還抵抗１
２，１３により構成された帰還回路を介してアン
プ２の非反転入力端に供給されるように構成した
ことである。次に位相補償回路５ａについて説明
すると、アンプ３の開ループゲインは無限大
（∞）が理想であるが、実際には有限の値となる。
したがつて、単にアンプ３の反転入力端と出力端
との間にコンデンサ１０を介挿しただけでは前述
した(2)式で示したVA−VB＝Ｚ・I1が低周波域お
よび直流域で成り立たなくなる。このため、抵抗
９をコンデンサ１０に並列接続して低周波域およ
び直流域においても(2)式が成り立つようにその周
波数特性が補償されている。なお、この抵抗９の
値（R1）はアンプ３の開ループゲインの値によ
つて決定される。またコンデンサ１０はこの増幅
器全体、すなわち、アンプ２から終段電力増幅回
路６ａまでの各回路において生じる位相のずれを
補償している。なお、ここで抵抗９およびコンデ
ンサ１０により構成されて回路５ａは単一ポール
補償特性を持つている。
説明する回路図であるが、より電力増幅器に近い
形で説明した図であり、この図に示す回路が第１
図に示す回路と異なる点は帰還素子５を抵抗９と
コンデンサ１０の並列接続からなる位相補償回路
５ａにより構成し、アンプ６を各パワートランジ
スタ１１ａ〜１１ｄ等からなる電流増幅回路６ａ
（終段増幅手段）により構成すると共に、この終
段電力増幅回路６ａの出力の一部が帰還抵抗１
２，１３により構成された帰還回路を介してアン
プ２の非反転入力端に供給されるように構成した
ことである。次に位相補償回路５ａについて説明
すると、アンプ３の開ループゲインは無限大
（∞）が理想であるが、実際には有限の値となる。
したがつて、単にアンプ３の反転入力端と出力端
との間にコンデンサ１０を介挿しただけでは前述
した(2)式で示したVA−VB＝Ｚ・I1が低周波域お
よび直流域で成り立たなくなる。このため、抵抗
９をコンデンサ１０に並列接続して低周波域およ
び直流域においても(2)式が成り立つようにその周
波数特性が補償されている。なお、この抵抗９の
値（R1）はアンプ３の開ループゲインの値によ
つて決定される。またコンデンサ１０はこの増幅
器全体、すなわち、アンプ２から終段電力増幅回
路６ａまでの各回路において生じる位相のずれを
補償している。なお、ここで抵抗９およびコンデ
ンサ１０により構成されて回路５ａは単一ポール
補償特性を持つている。
また、終段電力増幅回路６ａはアンプ３からの
信号を増幅するものであり、アンプ３から供給さ
れた信号の正の半サイクル信号を増幅するパワー
トランジスタ１１ａ，１１ｂと、アンプ３からの
負の半サイクル信号を増幅するパワートランジス
タ１１ｃ，１１ｄと、各パワートランジスタのバ
イアス用電源１４ａ，１４ｂと、抵抗１５ａ，１
５ｂ，１６とから構成されている。
信号を増幅するものであり、アンプ３から供給さ
れた信号の正の半サイクル信号を増幅するパワー
トランジスタ１１ａ，１１ｂと、アンプ３からの
負の半サイクル信号を増幅するパワートランジス
タ１１ｃ，１１ｄと、各パワートランジスタのバ
イアス用電源１４ａ，１４ｂと、抵抗１５ａ，１
５ｂ，１６とから構成されている。
また、抵抗１２，１３はこの増幅器全体に施さ
れる負帰還のための抵抗であり、この増幅器の全
体的な利得を決定する。
れる負帰還のための抵抗であり、この増幅器の全
体的な利得を決定する。
第３図はこの発明の具体的な実施例を示す図で
ある。この図において第２図の各部と対応する部
分には同一の符号が付してある。この図に示す２
はカレントミラー回路による電圧−電流変換用の
初段信号増幅回路であり、この初段信号増幅回路
２は増幅すべき信号が供給される電界効果トラン
ジスタ（以下FETと略称する）１７ａと、終段
電力増幅回路６ｂからの帰還信号が供給される
FET１７ｂとこれらFET１７ａ，１７ｂのバラ
ンス調整用の可変抵抗（値2rs）１８と、トラン
ジスタ１９と、このトランジスタ１９のベースに
そのカソードが接続されたダイオード２０と、抵
抗２１，２２とから構成されている。このような
構成において、この初段信号増幅回路２の電圧−
電流変換率Gn1はほぼ１／rsにより与えられる。
また、１４は終段電力増幅回路６ｂにバイアス電
流を供給するバイアス電源であり、このバイアス
回路１４はトランジスタ２３ａ，２３ｂと、終段
電力増幅回路６ｂに供給するバイアス電流の値を
決める抵抗２４ａ，２４ｂと、このバイアス電流
のバランスをとる半固定抵抗２５と、デカツプリ
ングコンデンサ２６ａ，２６ｂとから構成されて
いる。そして、このバイアス回路１４から出力さ
れた正のバイアス電流が終段電力増幅回路６ｂの
パワートランジスタ１１ｅのベースに、また、負
のバイアス電流が終段電力増幅回路６ｂのパワー
トランジスタ１１ｆのベースに供給される。
ある。この図において第２図の各部と対応する部
分には同一の符号が付してある。この図に示す２
はカレントミラー回路による電圧−電流変換用の
初段信号増幅回路であり、この初段信号増幅回路
２は増幅すべき信号が供給される電界効果トラン
ジスタ（以下FETと略称する）１７ａと、終段
電力増幅回路６ｂからの帰還信号が供給される
FET１７ｂとこれらFET１７ａ，１７ｂのバラ
ンス調整用の可変抵抗（値2rs）１８と、トラン
ジスタ１９と、このトランジスタ１９のベースに
そのカソードが接続されたダイオード２０と、抵
抗２１，２２とから構成されている。このような
構成において、この初段信号増幅回路２の電圧−
電流変換率Gn1はほぼ１／rsにより与えられる。
また、１４は終段電力増幅回路６ｂにバイアス電
流を供給するバイアス電源であり、このバイアス
回路１４はトランジスタ２３ａ，２３ｂと、終段
電力増幅回路６ｂに供給するバイアス電流の値を
決める抵抗２４ａ，２４ｂと、このバイアス電流
のバランスをとる半固定抵抗２５と、デカツプリ
ングコンデンサ２６ａ，２６ｂとから構成されて
いる。そして、このバイアス回路１４から出力さ
れた正のバイアス電流が終段電力増幅回路６ｂの
パワートランジスタ１１ｅのベースに、また、負
のバイアス電流が終段電力増幅回路６ｂのパワー
トランジスタ１１ｆのベースに供給される。
また８は電圧−電流変換用のアンプであり、ア
ンプ３の出力電圧が供給されるトランジスタ２７
ａと、電流増幅回路７ｂの出力電圧が供給される
トランジスタ２７ｂのエミツタ抵抗２８ａ，２８
ｂ（ともに値re）と、これら各トランジスタ２７
ａ，２７ｂの共通エミツタ電流を決める定電流源
を構成するトランジスタ２９および抵抗３０とか
ら構成されている。したがつて、このアンプ８の
電圧−電流変換率Gn2はほぼ1/2rsで与えられる。
また、３１，３２は、各々位相反転ドライブ回路
３を構成しているトランジスタおよび抵抗であ
る。
ンプ３の出力電圧が供給されるトランジスタ２７
ａと、電流増幅回路７ｂの出力電圧が供給される
トランジスタ２７ｂのエミツタ抵抗２８ａ，２８
ｂ（ともに値re）と、これら各トランジスタ２７
ａ，２７ｂの共通エミツタ電流を決める定電流源
を構成するトランジスタ２９および抵抗３０とか
ら構成されている。したがつて、このアンプ８の
電圧−電流変換率Gn2はほぼ1/2rsで与えられる。
また、３１，３２は、各々位相反転ドライブ回路
３を構成しているトランジスタおよび抵抗であ
る。
また、各トランジスタ３３ａ〜３３ｄおよび各
抵抗３４ａ〜３４ｄは、各々対応して定電流源を
構成し、この各定電流源が回路各部に一定電流を
供給している。なお、この各定電流源に流れる電
流の値は抵抗３５，３６によつて決定される。
抵抗３４ａ〜３４ｄは、各々対応して定電流源を
構成し、この各定電流源が回路各部に一定電流を
供給している。なお、この各定電流源に流れる電
流の値は抵抗３５，３６によつて決定される。
上記構成によるこの実施例の動作は以下の通り
である。
である。
アンプ８には、終段電力増幅回路６ｂの入力電
圧および出力電圧が各々正相および逆相入力とし
て供給されるので、その出力信号は歪成分のみと
なり（前述の第(7)式参照）、この歪成分が位相反
転ドライブ回路３を構成するトランジスタ３１の
エミツタに供給される。したがつて、このトラン
ジスタ３１において、入力信号と歪成分との加算
が行われ、全体として歪打ち消しループが構成さ
れることにより、終段電力増幅回路６ｂからは歪
の無い信号が得られる。この場合、歪成分のみの
打ち消しが行われるから、回路全体としての電圧
裸利得は減少しない。したがつて、抵抗１２，１
３を介して行われるオーバオールの負帰還は、上
記歪打ち消しループの影響を受けずに機能し、終
段増幅回路６ｂ以外の部分の歪も良好に低減され
る。
圧および出力電圧が各々正相および逆相入力とし
て供給されるので、その出力信号は歪成分のみと
なり（前述の第(7)式参照）、この歪成分が位相反
転ドライブ回路３を構成するトランジスタ３１の
エミツタに供給される。したがつて、このトラン
ジスタ３１において、入力信号と歪成分との加算
が行われ、全体として歪打ち消しループが構成さ
れることにより、終段電力増幅回路６ｂからは歪
の無い信号が得られる。この場合、歪成分のみの
打ち消しが行われるから、回路全体としての電圧
裸利得は減少しない。したがつて、抵抗１２，１
３を介して行われるオーバオールの負帰還は、上
記歪打ち消しループの影響を受けずに機能し、終
段増幅回路６ｂ以外の部分の歪も良好に低減され
る。
なお、上記実施例において、アンプ８は、歪成
分を検出して位相反転用のトランジスタ３１のエ
ミツタに供給するためのものであるから、取り扱
う信号は小電圧、小電流であり、構成要素となる
トランジスタ２７ａ，２７ｂは小形トランジスタ
で充分である。
分を検出して位相反転用のトランジスタ３１のエ
ミツタに供給するためのものであるから、取り扱
う信号は小電圧、小電流であり、構成要素となる
トランジスタ２７ａ，２７ｂは小形トランジスタ
で充分である。
また、本実施例においては、一般的な増幅回路
に、歪成分を抽出するためのトランジスタ２７
ａ，２７ｂ等を追加するだけで実現できるので、
極めて簡単に構成することができる。さらに、抽
出した歪信号と入力信号との加算を、位相反転用
のトランジスタを用いて行つているので、加算用
の回路等を別途設ける必要もなく、この点からも
構成の簡略化が達成されている。
に、歪成分を抽出するためのトランジスタ２７
ａ，２７ｂ等を追加するだけで実現できるので、
極めて簡単に構成することができる。さらに、抽
出した歪信号と入力信号との加算を、位相反転用
のトランジスタを用いて行つているので、加算用
の回路等を別途設ける必要もなく、この点からも
構成の簡略化が達成されている。
また、実施例においては、位相反転ドライブ回
路３をトランジスタ３１を用いて構成したが、こ
れは勿論電界効果トランジスタを用いて構成して
もよい。この場合にあつては、トランジスタのベ
ース（入力電極）、エミツタ（共通電極）および
コレクタ（出力電極）が各々電界効果トランジス
タのゲート、ソースおよびドレインに対応する。
路３をトランジスタ３１を用いて構成したが、こ
れは勿論電界効果トランジスタを用いて構成して
もよい。この場合にあつては、トランジスタのベ
ース（入力電極）、エミツタ（共通電極）および
コレクタ（出力電極）が各々電界効果トランジス
タのゲート、ソースおよびドレインに対応する。
以上説明したように、この発明によれば、初段
信号増幅回路と終段電力増幅回路との間に介挿さ
れる位相反転ドライブ回路を具備し、前記位相反
転ドライブ回路は、入力電極が前記初段信号増幅
回路の出力端に接続され、共通電極が抵抗を介し
て電源端子に接続され、出力電極がバイアス源を
介して前記終段電力増幅回路の入力端に接続され
たトランジスタから構成される電力増幅器におい
て、前記終段電力増幅回路の入力電圧および出力
電圧をそれぞれ正相入力および逆相入力とする差
動増幅回路を形成し、この差動増幅回路の出力端
子を前記位相反転ドライブ回路のトランジスタの
共通電極に接続することにより、前記終段電力増
幅回路の歪成分を当該電力増幅器の電圧裸利得を
減少させることなく低減すると共に、前記終段電
力増幅回路の出力電圧を帰還回路を介して前記初
段信号増幅回路へ負帰還することにより、当該電
力増幅器の電圧利得および周波数特性を設定する
ようにしたので、通常の電力増幅器の構成にごく
少数の部品を付加するだけで、極めてローコスト
に低歪化を実現させることができる。
信号増幅回路と終段電力増幅回路との間に介挿さ
れる位相反転ドライブ回路を具備し、前記位相反
転ドライブ回路は、入力電極が前記初段信号増幅
回路の出力端に接続され、共通電極が抵抗を介し
て電源端子に接続され、出力電極がバイアス源を
介して前記終段電力増幅回路の入力端に接続され
たトランジスタから構成される電力増幅器におい
て、前記終段電力増幅回路の入力電圧および出力
電圧をそれぞれ正相入力および逆相入力とする差
動増幅回路を形成し、この差動増幅回路の出力端
子を前記位相反転ドライブ回路のトランジスタの
共通電極に接続することにより、前記終段電力増
幅回路の歪成分を当該電力増幅器の電圧裸利得を
減少させることなく低減すると共に、前記終段電
力増幅回路の出力電圧を帰還回路を介して前記初
段信号増幅回路へ負帰還することにより、当該電
力増幅器の電圧利得および周波数特性を設定する
ようにしたので、通常の電力増幅器の構成にごく
少数の部品を付加するだけで、極めてローコスト
に低歪化を実現させることができる。
また、終段電力増幅回路の歪成分を電力増幅器
の電圧裸利得を減少させることなく低減すること
ができるので、終段電力増幅回路の出力電圧を帰
還回路を介して初段信号増幅回路へ負帰還するオ
ーバオールのループが悪影響を受けずに機能し、
これにより、終段増幅回路以外の各部の歪も、良
好に低減する利点が得られる。
の電圧裸利得を減少させることなく低減すること
ができるので、終段電力増幅回路の出力電圧を帰
還回路を介して初段信号増幅回路へ負帰還するオ
ーバオールのループが悪影響を受けずに機能し、
これにより、終段増幅回路以外の各部の歪も、良
好に低減する利点が得られる。
第１図、第２図はいずれもこの発明の考え方を
説明するための回路図、第３図はこの発明の具体
的な実施例を示す図である。 ２……初段信号増幅回路、３……位相反転ドラ
イブ回路、６ａ，６ｂ……終段電力増幅回路、８
……アンプ（差動増幅回路）、１２，１３……抵
抗（帰還回路）、３１……トランジスタ。
説明するための回路図、第３図はこの発明の具体
的な実施例を示す図である。 ２……初段信号増幅回路、３……位相反転ドラ
イブ回路、６ａ，６ｂ……終段電力増幅回路、８
……アンプ（差動増幅回路）、１２，１３……抵
抗（帰還回路）、３１……トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 初段信号増幅回路と終段電力増幅回路との間
に介挿される位相反転ドライブ回路を具備し、前
記位相反転ドライブ回路は、入力電極が前記初段
信号増幅回路の出力端に接続され、共通電極が抵
抗を介して電源端子に接続され、出力電極がバイ
アス源を介して前記終段電力増幅回路の入力端に
接続されたトランジスタから構成される電力増幅
器において、 前記終段電力増幅回路の入力電圧および出力電
圧をそれぞれ正相入力および逆相入力とする差動
増幅回路を形成し、この差動増幅回路の出力端子
を前記位相反転ドライブ回路のトランジスタの共
通電極に接続することにより、前記終段電力増幅
回路の歪成分を当該電力増幅器の電圧裸利得を減
少させることなく低減すると共に、 前記終段電力増幅回路の出力電圧を帰還回路を
介して前記初段信号増幅回路へ負帰還することに
より、当該電力増幅器の電圧利得および周波数特
性を設定するようにしたことを特徴とする電力増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007381A JPS57164603A (en) | 1981-04-03 | 1981-04-03 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5007381A JPS57164603A (en) | 1981-04-03 | 1981-04-03 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164603A JPS57164603A (en) | 1982-10-09 |
| JPH0124363B2 true JPH0124363B2 (ja) | 1989-05-11 |
Family
ID=12848820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5007381A Granted JPS57164603A (en) | 1981-04-03 | 1981-04-03 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164603A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57200914U (ja) * | 1981-06-15 | 1982-12-21 | ||
| JPS62284506A (ja) * | 1986-06-02 | 1987-12-10 | Yamaha Corp | 電力増巾器 |
| JPH04369105A (ja) * | 1991-06-17 | 1992-12-21 | Pioneer Electron Corp | 増幅器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4871551A (ja) * | 1971-12-25 | 1973-09-27 | ||
| JPS50137061A (ja) * | 1974-04-17 | 1975-10-30 | ||
| JPS53140955A (en) * | 1977-05-16 | 1978-12-08 | Shin Nakagawa | Low distortion amplifier |
| NL7713501A (nl) * | 1977-12-07 | 1979-06-11 | Philips Nv | Versterker bevattende een eerste en een tweede versterkerelement. |
-
1981
- 1981-04-03 JP JP5007381A patent/JPS57164603A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164603A (en) | 1982-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629761A (ja) | 同相モード安定性が強化された差動増幅器 | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US4571553A (en) | Amplifier circuit with distortion cancellation function | |
| US11539337B2 (en) | Amplifier with input bias current cancellation | |
| JPH10150330A (ja) | Ｄｃオフセットキャンセル回路及びそれを用いた差動増幅回路 | |
| US5097223A (en) | Current feedback audio power amplifier | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JP2003115726A (ja) | 増幅器の改良 | |
| JPH0712128B2 (ja) | 増幅器 | |
| US4167708A (en) | Transistor amplifier | |
| JPH10506506A (ja) | 改良増幅器 | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| US4785257A (en) | Power amplifier circuit for an audio circuit | |
| JPS61238111A (ja) | 増幅器 | |
| US5528191A (en) | Logarithmic amplifier having improved speed response | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPH0113453Y2 (ja) | ||
| JPS6340904Y2 (ja) | ||
| JPS60805B2 (ja) | 反転帰還増幅器 |