JPH01244664A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPH01244664A JPH01244664A JP63072382A JP7238288A JPH01244664A JP H01244664 A JPH01244664 A JP H01244664A JP 63072382 A JP63072382 A JP 63072382A JP 7238288 A JP7238288 A JP 7238288A JP H01244664 A JPH01244664 A JP H01244664A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- reaction
- characteristic energy
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ) 産業上の利用分野
本発明は非晶質シリコン(以下a−8iと称す)柳を用
いた薄膜トヲンノスタ(以下TPTと称丁)に関する。
いた薄膜トヲンノスタ(以下TPTと称丁)に関する。
口)健来の技術
TFTh−例えば日経マイクロデバイス1986年11
月号の記事rCRTに迫Z2庇亮アクティブ・マトリク
ス・デイスプレIJ<517j〜53頁)にあるよりに
、液晶デイスプレィ装置における表示画素のスイウチン
グ素子として用いられる0TPTの構造には、能動it
(半導体物)、ゲート電極、ソース電極、ドレイン電極
の位置関係にエクコアレーナ型やスタガー型が存在する
が、基本的な構造としてはガラス基板上に半導体層が形
成されその半導体層にソース電極、ドレイン電極、お:
び絶縁模全介してゲート電極が設けられている。
月号の記事rCRTに迫Z2庇亮アクティブ・マトリク
ス・デイスプレIJ<517j〜53頁)にあるよりに
、液晶デイスプレィ装置における表示画素のスイウチン
グ素子として用いられる0TPTの構造には、能動it
(半導体物)、ゲート電極、ソース電極、ドレイン電極
の位置関係にエクコアレーナ型やスタガー型が存在する
が、基本的な構造としてはガラス基板上に半導体層が形
成されその半導体層にソース電極、ドレイン電極、お:
び絶縁模全介してゲート電極が設けられている。
TPTの半導体−にはa−8i喚が用いられ。
こ(7)a=si膜はグロー放電によるプフズマCvD
法や、低圧水銀ラン1全用いた直接励起光CVD法に;
って形成されるnこれら1’FズマCVD法や光CVD
法で得られるa−8工嘆は、バンドギ+ −/ 7”
E Op t7りE 1.7 f3 V程Fカラi、
9 e V程度で、水素含有1が2096程度であった
。、f7t、パン)’ ? (k(7)特性! * A
/ キー(CharaCtflrii9tlCenもr
g3/)はsomev以上であった。
法や、低圧水銀ラン1全用いた直接励起光CVD法に;
って形成されるnこれら1’FズマCVD法や光CVD
法で得られるa−8工嘆は、バンドギ+ −/ 7”
E Op t7りE 1.7 f3 V程Fカラi、
9 e V程度で、水素含有1が2096程度であった
。、f7t、パン)’ ? (k(7)特性! * A
/ キー(CharaCtflrii9tlCenもr
g3/)はsomev以上であった。
7″−)発明が解決しようとする課題
しかし、パントチイルの特性エネルギーが太きいと2局
在率位が多く存在することになり、TFTにおける電子
の電界効果移動度μの値として小さいものしか得られて
いないり移動lfpけTFTのスイッチング速度に大き
く影響を及ぼし、従来(7) T P T 17) t
子+7) 移II If a Fl O,5asr2
7’l ・8e50 穆1jと小さく、TPTのスイッ
チング迷電はあまり速いものではなかつ7tnスイツチ
ング速変の遅い、即ち応答性の良くないTFTt−液晶
デイスプレイ装置のスイッチング素子として用いても、
特性の良いデイスプレィ装置の提供はされない。
在率位が多く存在することになり、TFTにおける電子
の電界効果移動度μの値として小さいものしか得られて
いないり移動lfpけTFTのスイッチング速度に大き
く影響を及ぼし、従来(7) T P T 17) t
子+7) 移II If a Fl O,5asr2
7’l ・8e50 穆1jと小さく、TPTのスイッ
チング迷電はあまり速いものではなかつ7tnスイツチ
ング速変の遅い、即ち応答性の良くないTFTt−液晶
デイスプレイ装置のスイッチング素子として用いても、
特性の良いデイスプレィ装置の提供はされない。
二)課題を解決する九めの手段
本発明は、低圧水銀ランプを用いた直接励起光CvD法
で反応ガスの分解領域を制御して形成されたバンドテイ
ルの特性エネルギーが46meV以下のa−8i@を半
導体層として用いたTPTであるO ホン作 用 TPTにおける半導体層として、パントチイルの特性z
*yギ−が40 meV以下(D a −S i lI
!lIを用いることに二つ、TFTの電子の移動度μが
大きくなる□ ヘン 実施例 第1図は不発明−実施例のTPTの概略構成囚を示すり
本実施例ではコプレーナ型構造のTPTであるが、これ
に限ることなく、逆コル−ナ型、スタオー型、逆スタガ
ー型であっても良い011+tiガラス基板で、121
は該基板11+上に後述するCVD装置に二〇形成され
た能動層としてのa−81腰、13+、+41は夫々ソ
ース電極、ドレイン電極で、Δ−s i嗅12+上に例
えばA1が所定パターンに蒸着されて形成されている。
で反応ガスの分解領域を制御して形成されたバンドテイ
ルの特性エネルギーが46meV以下のa−8i@を半
導体層として用いたTPTであるO ホン作 用 TPTにおける半導体層として、パントチイルの特性z
*yギ−が40 meV以下(D a −S i lI
!lIを用いることに二つ、TFTの電子の移動度μが
大きくなる□ ヘン 実施例 第1図は不発明−実施例のTPTの概略構成囚を示すり
本実施例ではコプレーナ型構造のTPTであるが、これ
に限ることなく、逆コル−ナ型、スタオー型、逆スタガ
ー型であっても良い011+tiガラス基板で、121
は該基板11+上に後述するCVD装置に二〇形成され
た能動層としてのa−81腰、13+、+41は夫々ソ
ース電極、ドレイン電極で、Δ−s i嗅12+上に例
えばA1が所定パターンに蒸着されて形成されている。
このソース電極131、ドレイン電極(42の間に位置
する様、Or、Au等からなるゲート電極+5+が形成
されている。ゲー ト電極T51トa −S i@12
++7)間にi、例えば、5iO1SiN、5iONと
いつ几絶R模(61が介在されている。
する様、Or、Au等からなるゲート電極+5+が形成
されている。ゲー ト電極T51トa −S i@12
++7)間にi、例えば、5iO1SiN、5iONと
いつ几絶R模(61が介在されている。
さて、a−3i模(2屯第2因に示すCvD装置Vcよ
って形成されるn Ql+は反応室、a7Jは反応室α
11内に導入され九反応ガスを分解する定めの低圧水銀
ランプであるり反応室aυ内にはガス吹出し口(13a
)の位置が変更可能に設けられ几ガス導入管a3、及び
a −8i 11IIt−形KT ル基[+1+f>1
保持サレ、基板11+の水銀ラン1r13に対する距N
を変えることのできる保持台fi4が備えられている−
1ま几この保持台IVcは基板illを加熱するヒータ
が内蔵されている。−1aシはガス導入管(13屍s入
されたガス及び反応後のガスを排気する排気口で、基板
中の横あるいけ上方に設けられているり 斯様な装置において、反応ガスとしてSi2H6を5乃
至20SCCM、及びnチャネルの襖とする几めのPH
sガス(H2ガスに対して5%)を0.1乃至ISOC
Mの流量で供給し、反応圧力を0.01乃至0.1tO
rr、基板1ft200乃至3QOtとし、更に、基板
Il+と水銀ランプ(121との1″− 距離を5乃至30信して、基板+11からガス吹出し八 口(13a)までの距離と基板il+が水銀ランプα2
までの距離の比が号以下に設定してa −S i 1l
lI2+の形成を行り。このとき、反応ガスは基板+1
1方向に吹き出される工つにするnまた、基板位置にお
ける? ン7”(13の光の強11’#!18snm光
テ2mW/信2以上、245nm光で8mW/cs+
以上である^基板+1+とガス吹出し口(13a)と
水銀ランプα3との位置関係を上述の如く制御すること
で、ガス吹出し口(1:l)から導入された反応ガスの
分解領域が制御される。この様にガスの分解領域全快く
制限することにより、反応ガスの分解に工って発生する
活性種中のIm寿命種を減少させ、重合反応にLる高次
−/jン(Si3Haや5i4H1a)の発生全抑制で
きる□ その結果、バンドギャップgoptが1.7乃至1、g
ev、水素含有量が10乃至1595、そしてパントチ
イルの特性エネルギーが30mθv(反応圧力0.1t
Orr時]乃至40mθV(反応圧力0.01tOrr
時]の良質2a−8iIIllカ形成される。而して、
パントチイルの特性エネルギーの小さいa−81暎f用
いることで、TPTの電子の移動fJIが向上される□ TPTのドレイン電流IDは、 Wd In−−sQrJVp+7τVn tq<O)但しQ
は電荷の面密度、Wけチャネル巾、Lはチャネル長、ρ
は半導体1の抵抗率、dは半導体層の厚み、VDはドレ
イン電圧である◎と近似され、0N−OFF特性は 1−Ion/Ioff* 5CoxVoρ/d但し、C
ox はゲート容量、VGはゲート電圧である。で表
わされ、これらかられかるよりにTPTではμやρが大
きいことが望まれる。
って形成されるn Ql+は反応室、a7Jは反応室α
11内に導入され九反応ガスを分解する定めの低圧水銀
ランプであるり反応室aυ内にはガス吹出し口(13a
)の位置が変更可能に設けられ几ガス導入管a3、及び
a −8i 11IIt−形KT ル基[+1+f>1
保持サレ、基板11+の水銀ラン1r13に対する距N
を変えることのできる保持台fi4が備えられている−
1ま几この保持台IVcは基板illを加熱するヒータ
が内蔵されている。−1aシはガス導入管(13屍s入
されたガス及び反応後のガスを排気する排気口で、基板
中の横あるいけ上方に設けられているり 斯様な装置において、反応ガスとしてSi2H6を5乃
至20SCCM、及びnチャネルの襖とする几めのPH
sガス(H2ガスに対して5%)を0.1乃至ISOC
Mの流量で供給し、反応圧力を0.01乃至0.1tO
rr、基板1ft200乃至3QOtとし、更に、基板
Il+と水銀ランプ(121との1″− 距離を5乃至30信して、基板+11からガス吹出し八 口(13a)までの距離と基板il+が水銀ランプα2
までの距離の比が号以下に設定してa −S i 1l
lI2+の形成を行り。このとき、反応ガスは基板+1
1方向に吹き出される工つにするnまた、基板位置にお
ける? ン7”(13の光の強11’#!18snm光
テ2mW/信2以上、245nm光で8mW/cs+
以上である^基板+1+とガス吹出し口(13a)と
水銀ランプα3との位置関係を上述の如く制御すること
で、ガス吹出し口(1:l)から導入された反応ガスの
分解領域が制御される。この様にガスの分解領域全快く
制限することにより、反応ガスの分解に工って発生する
活性種中のIm寿命種を減少させ、重合反応にLる高次
−/jン(Si3Haや5i4H1a)の発生全抑制で
きる□ その結果、バンドギャップgoptが1.7乃至1、g
ev、水素含有量が10乃至1595、そしてパントチ
イルの特性エネルギーが30mθv(反応圧力0.1t
Orr時]乃至40mθV(反応圧力0.01tOrr
時]の良質2a−8iIIllカ形成される。而して、
パントチイルの特性エネルギーの小さいa−81暎f用
いることで、TPTの電子の移動fJIが向上される□ TPTのドレイン電流IDは、 Wd In−−sQrJVp+7τVn tq<O)但しQ
は電荷の面密度、Wけチャネル巾、Lはチャネル長、ρ
は半導体1の抵抗率、dは半導体層の厚み、VDはドレ
イン電圧である◎と近似され、0N−OFF特性は 1−Ion/Ioff* 5CoxVoρ/d但し、C
ox はゲート容量、VGはゲート電圧である。で表
わされ、これらかられかるよりにTPTではμやρが大
きいことが望まれる。
半導体台としてa−8i倭を用いる場合ドレイン電流I
Dは、 I D−K((:Vo −vTs) −(VG−V
TD−VD) )KシCo X L 但シ、V T !3 VTD fl定e1. T G
Irl特性IMfJ1. Tは温度 で表わされる□ここでID4−Oとすればとなる。
Dは、 I D−K((:Vo −vTs) −(VG−V
TD−VD) )KシCo X L 但シ、V T !3 VTD fl定e1. T G
Irl特性IMfJ1. Tは温度 で表わされる□ここでID4−Oとすればとなる。
第3因に、実線で本発明一実施例のTFTのVo−4D
特性を、破線でグロー放電による1ラズ−vcVD法で
作WL7ta−8i喚i用z7′!:TPTのV D
−I D特性を示す□この図ではVG−10Vである。
特性を、破線でグロー放電による1ラズ−vcVD法で
作WL7ta−8i喚i用z7′!:TPTのV D
−I D特性を示す□この図ではVG−10Vである。
−1第3□□□から分かる1つに飽和領域において、゛
本実施例のTFT(実線)のドレイン電流は、従来例の
TFTt破線)のドレイン電流Kffべて1.5倍程度
の値となっており、即ち、上式からも分かる工うに本実
施例のTPTの電子のt界効果移動fsは向上(増大)
している 電子の移動度μは a=no no/(no+nt) 但し、SOは云導帯における電子の移動度、noは伝導
体中の過剰電子密度+ n tl”を局在準位にある過
剰電子密度。
本実施例のTFT(実線)のドレイン電流は、従来例の
TFTt破線)のドレイン電流Kffべて1.5倍程度
の値となっており、即ち、上式からも分かる工うに本実
施例のTPTの電子のt界効果移動fsは向上(増大)
している 電子の移動度μは a=no no/(no+nt) 但し、SOは云導帯における電子の移動度、noは伝導
体中の過剰電子密度+ n tl”を局在準位にある過
剰電子密度。
でも表わされるが、パントチイルの特性エネルギーを小
さくすることに=9、局在準位が減るので、移動度μが
増大することがわかる。
さくすることに=9、局在準位が減るので、移動度μが
増大することがわかる。
まt、移動度μが大きくなると、移動度μに比例する遮
断周波数も大きくなり、移動faに反比するスイッチン
グ時間は小さくなるので、TPTの特性が大幅に改善さ
れる。
断周波数も大きくなり、移動faに反比するスイッチン
グ時間は小さくなるので、TPTの特性が大幅に改善さ
れる。
ト)発明の効果
本発明は以上の説明から明らかな様に、半導体層にパン
トチイルの特性エネルギーが40meV以下のa−8i
gを用いることにより、電子の電界効果移動度が高いT
PTが提供されるnそして、TFTのスイッチング特性
や遮断周波数が向上されるので、本発明のTPT?液晶
デイスプレィ装置のスイッチング素子に用いることで、
高い周波数の信号にも対応できる。I擾れ交液晶デイス
プレィ装置が実現される。
トチイルの特性エネルギーが40meV以下のa−8i
gを用いることにより、電子の電界効果移動度が高いT
PTが提供されるnそして、TFTのスイッチング特性
や遮断周波数が向上されるので、本発明のTPT?液晶
デイスプレィ装置のスイッチング素子に用いることで、
高い周波数の信号にも対応できる。I擾れ交液晶デイス
プレィ装置が実現される。
第1(2)は本発明一実施例のTPTの概略構成図、第
2図は本発明一実施例に係るCVD装置の概略構成□□
□%第3因はVD−ID特性を示す図である0中・・・
ガラス基板、(21・・・a−81@、131・・・ソ
ース電極、(4)・・・ドレイン電極、151・・・ゲ
ート電極、(6)・・・絶縁模、συ・・・反応室、(
13・・・低圧水@ランプ、α3・・・ガス導入管、σ
4・・・保持台、fi5・・・排気口0第1図 第2図
2図は本発明一実施例に係るCVD装置の概略構成□□
□%第3因はVD−ID特性を示す図である0中・・・
ガラス基板、(21・・・a−81@、131・・・ソ
ース電極、(4)・・・ドレイン電極、151・・・ゲ
ート電極、(6)・・・絶縁模、συ・・・反応室、(
13・・・低圧水@ランプ、α3・・・ガス導入管、σ
4・・・保持台、fi5・・・排気口0第1図 第2図
Claims (1)
- 1)非晶質シリコン膜に、ソース電極、ドレイン電極が
接して形成され、更にゲート電極が絶縁膜を介在させて
形成された薄膜トランジスタにおいて、前記非晶質シリ
コン膜は、低圧水銀ランプを用いた直接励起光CVD法
で反応ガスの分解領域を制御して形成されたバンドテイ
ルの特性エネルギーが40meV以下の膜である事を特
徴とする薄膜トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63072382A JPH01244664A (ja) | 1988-03-25 | 1988-03-25 | 薄膜トランジスタ |
| US07/328,825 US5093703A (en) | 1988-03-25 | 1989-03-27 | Thin film transistor with 10-15% hydrogen content |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63072382A JPH01244664A (ja) | 1988-03-25 | 1988-03-25 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01244664A true JPH01244664A (ja) | 1989-09-29 |
Family
ID=13487683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63072382A Pending JPH01244664A (ja) | 1988-03-25 | 1988-03-25 | 薄膜トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5093703A (ja) |
| JP (1) | JPH01244664A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JPH04299578A (ja) * | 1991-03-27 | 1992-10-22 | Canon Inc | 光電変換素子及び薄膜半導体装置 |
| US5567956A (en) * | 1991-03-27 | 1996-10-22 | Canon Kabushiki Kaisha | Information processing apparatus including a photoelectric conversion element having a semiconductor layer with a varying energy band gap width |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| FR2691578A1 (fr) * | 1992-05-19 | 1993-11-26 | Duhamel Nicole | Procédé de fabrication d'un transistor en couches minces à silicium polycristallin et à grille décalée par rapport au drain. |
| US5618758A (en) * | 1995-02-17 | 1997-04-08 | Sharp Kabushiki Kaisha | Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method |
| JP5422945B2 (ja) * | 2008-09-01 | 2014-02-19 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法および電気光学装置の製造方法 |
| KR101507967B1 (ko) * | 2008-09-23 | 2015-04-03 | 삼성디스플레이 주식회사 | 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법 |
| JP6281463B2 (ja) | 2014-10-03 | 2018-02-21 | 株式会社デンソー | 制御装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3280026D1 (en) * | 1981-05-29 | 1989-12-21 | Kanegafuchi Chemical Ind | Process for preparing amorphous silicon semiconductor |
| JPS59117265A (ja) * | 1982-12-24 | 1984-07-06 | Toshiba Corp | 薄膜電界効果トランジスタ |
| JPS59232462A (ja) * | 1983-06-16 | 1984-12-27 | Nec Corp | 半導体装置 |
| JPH061786B2 (ja) * | 1984-02-07 | 1994-01-05 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| CA1239706A (en) * | 1984-11-26 | 1988-07-26 | Hisao Hayashi | Method of forming a thin semiconductor film |
| JPS62172692A (ja) * | 1986-01-25 | 1987-07-29 | アルプス電気株式会社 | 薄膜el表示素子 |
| JPS63110667A (ja) * | 1986-10-28 | 1988-05-16 | Ricoh Co Ltd | 薄膜トランジスタアレイ |
-
1988
- 1988-03-25 JP JP63072382A patent/JPH01244664A/ja active Pending
-
1989
- 1989-03-27 US US07/328,825 patent/US5093703A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5093703A (en) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017779A (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| JPH04346419A (ja) | 堆積膜の形成方法 | |
| TW316999B (ja) | ||
| JP3272532B2 (ja) | 半導体装置の製造方法 | |
| WO1997047046A1 (en) | Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method | |
| JPH01244664A (ja) | 薄膜トランジスタ | |
| JPH05136062A (ja) | 多結晶シリコン薄膜およびその低温形成法 | |
| CN102646714A (zh) | 一种薄膜晶体管、阵列基板及其制备方法 | |
| JPH0465120A (ja) | 堆積膜の形成方法 | |
| TW502449B (en) | Thin film transistor, liquid crystal display and manufacturing method thereof | |
| JP2002299238A (ja) | 多結晶性半導体薄膜の形成方法、及び半導体装置の製造方法 | |
| CN108461391B (zh) | 一种igzo有源层、氧化物薄膜晶体管的制备方法 | |
| JP2000150500A (ja) | シリコン系薄膜の形成方法 | |
| Yang et al. | Self-aligned gate and source drain contacts in inverted-staggered a-Si: H thin-film transistors fabricated using selective area silicon PECVD | |
| CN107910378A (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| JPS5965479A (ja) | 薄膜トランジスタとその製造方法 | |
| CN108022875A (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| JP2973037B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62240768A (ja) | 堆積膜形成法 | |
| KR102635418B1 (ko) | 고결정성 이차원소재 제조방법 및 이에 의하여 제조된 고결정성 이차원소재 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN110277317A (zh) | 底栅型薄膜晶体管的制备方法及底栅型薄膜晶体管 | |
| JPS5927575A (ja) | セルフアライメント形薄膜トランジスタの製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 |