JPH01245534A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01245534A JPH01245534A JP63074046A JP7404688A JPH01245534A JP H01245534 A JPH01245534 A JP H01245534A JP 63074046 A JP63074046 A JP 63074046A JP 7404688 A JP7404688 A JP 7404688A JP H01245534 A JPH01245534 A JP H01245534A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- fixed
- another
- conductive material
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関するものである。
従来の技術
従来、半導体チップのパッケージ技術としては、セラミ
ックパッケージ、プラスチックパッケージ、あるいはＴ
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）と称されるテープキャリア方式などがあり、ビン
数、消９！！電力、コスト、用途によりそれぞれ選択さ
れている。これらセラミックパッケージおよびプラスチ
ックパッケージの組立は、チップ側の接続端子であるポ
ンディングパッドと、セラミックスパッケージ側の接続
端子あるいはプラスチックパッケージ側のコムのインナ
ーリード部（接続部分）とをワイヤーにより接続するこ
とにより行われていた。なお、第３図および第４図にこ
の接続の仕方を示す０図中、１１はチップ、１２はチッ
プ１１のポンディングパッド、１３はコムのインナーリ
ード部、１４はポンディングパッド１２とコムのインナ
ーリード部１３とを接続するワイヤーである。
ックパッケージ、プラスチックパッケージ、あるいはＴ
Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉ
ｎｇ）と称されるテープキャリア方式などがあり、ビン
数、消９！！電力、コスト、用途によりそれぞれ選択さ
れている。これらセラミックパッケージおよびプラスチ
ックパッケージの組立は、チップ側の接続端子であるポ
ンディングパッドと、セラミックスパッケージ側の接続
端子あるいはプラスチックパッケージ側のコムのインナ
ーリード部（接続部分）とをワイヤーにより接続するこ
とにより行われていた。なお、第３図および第４図にこ
の接続の仕方を示す０図中、１１はチップ、１２はチッ
プ１１のポンディングパッド、１３はコムのインナーリ
ード部、１４はポンディングパッド１２とコムのインナ
ーリード部１３とを接続するワイヤーである。
また、ＴＡＢの組立はワイヤーを使うことなく直接チッ
プのポンディングパッドに導電性金属（たとえば銅はく
）を接続することにより、行われていた。
プのポンディングパッドに導電性金属（たとえば銅はく
）を接続することにより、行われていた。
発明が解決しようとする課題
ところで、上記従来のセラミックパッケージおよびプラ
スチックパッケージの組立技術によると、ワイヤーボン
ダーの精度やコムのインナーリード部の精度により、組
立の精度が影響を受けるとともに、ボンディング部の幅
が広いため（たとえば１５０μｍ程度）、チップの高密
度化が妨たげられるという問題がある。また、′Ｉ’
Ａ ［１の組立技術によると、組立の精度、チップの高
密度化は非常に向上するが、組立てられた製品は通常の
設備や方法ではボードへの実装ができず、極めて特殊な
設備が必要になるという問題がある。
スチックパッケージの組立技術によると、ワイヤーボン
ダーの精度やコムのインナーリード部の精度により、組
立の精度が影響を受けるとともに、ボンディング部の幅
が広いため（たとえば１５０μｍ程度）、チップの高密
度化が妨たげられるという問題がある。また、′Ｉ’
Ａ ［１の組立技術によると、組立の精度、チップの高
密度化は非常に向上するが、組立てられた製品は通常の
設備や方法ではボードへの実装ができず、極めて特殊な
設備が必要になるという問題がある。
そこで、本発明は上記問題点を解消する半導体装置を提
供することを目的とする。
供することを目的とする。
課題を解決するための手段
上記問題点を解決するため、本発明の半導体装置は、集
積回路が形成されたチップの接続端子と、このチップが
実装されるパッケージ側の接続端子とを、テープ状導電
性材料を介して接続するとともに、この導電性材料と上
記各接続端子とを圧着により固定したものである。
積回路が形成されたチップの接続端子と、このチップが
実装されるパッケージ側の接続端子とを、テープ状導電
性材料を介して接続するとともに、この導電性材料と上
記各接続端子とを圧着により固定したものである。
作用
上記構成によると、チップの接続端子とパッケージ側の
接続端子とをテープ状導電性材料により接続するととも
に、互いを圧着により固定したので、固定部の幅は従来
のワイヤーボンディングの１７２程度となり、組立精度
の向上およびチップの高密度化を図ることができる。
接続端子とをテープ状導電性材料により接続するととも
に、互いを圧着により固定したので、固定部の幅は従来
のワイヤーボンディングの１７２程度となり、組立精度
の向上およびチップの高密度化を図ることができる。
実施例
以下、本発明の一実施例における半導体装置を第１図お
よび第２図に基づき説明する。
よび第２図に基づき説明する。
第１図および第２図において、１は集積回路が形成され
たチップで、その上面周囲には、複数個のポンディング
パッド（接続端子）２が設けられている。３はチップ１
を実装するパッケージ側に設けられたコムのインナーリ
ード部（外部との接続端子）で、上記ポンディングパッ
ド２とはテープ状導電性材料（たとえば銅はく）４によ
り接続されている。そして、この導電性材料４とポンデ
ィングパッド２およびインナーリード部３とは、たとえ
ば金バンプ５を介して互いに圧着により固定され、その
後樹脂封止が行われる。
たチップで、その上面周囲には、複数個のポンディング
パッド（接続端子）２が設けられている。３はチップ１
を実装するパッケージ側に設けられたコムのインナーリ
ード部（外部との接続端子）で、上記ポンディングパッ
ド２とはテープ状導電性材料（たとえば銅はく）４によ
り接続されている。そして、この導電性材料４とポンデ
ィングパッド２およびインナーリード部３とは、たとえ
ば金バンプ５を介して互いに圧着により固定され、その
後樹脂封止が行われる。
このように、チップ１をパッケージに組込む際、ポンデ
ィングパッド２とインナーリード部３とをテープ状導電
性材料４により接続するとともに、互いの固定を金バン
ブ５を介して圧着により行ったので、ワイヤーボンディ
ングを行う必要がない。
ィングパッド２とインナーリード部３とをテープ状導電
性材料４により接続するとともに、互いの固定を金バン
ブ５を介して圧着により行ったので、ワイヤーボンディ
ングを行う必要がない。
発明の効果
上記本発明の構成によると、チップの接続端子とパッケ
ージ側の接続端子とをテープ状導電性材料により接続す
るとともに、互いを圧着により固定しなので、固定部の
幅は従来のワイヤーボンディングの１７２程度となり、
組立精度の向上およびチップの高密度化を図ることがで
き、したがって多ピンパツケージやチップの小型化に対
応できる。
ージ側の接続端子とをテープ状導電性材料により接続す
るとともに、互いを圧着により固定しなので、固定部の
幅は従来のワイヤーボンディングの１７２程度となり、
組立精度の向上およびチップの高密度化を図ることがで
き、したがって多ピンパツケージやチップの小型化に対
応できる。
また、ワイヤーボンダーなどを使用しないため、ワイヤ
ーボンダー自身の精度の影響を受けない。
ーボンダー自身の精度の影響を受けない。
さらに、外部へは従来のパブケージによる接続が可能で
あるなめ、ボードへの実装は従来法が使用でき、したが
ってＴＡＢの場合のように、ボードへの実装時に特殊な
設備を必要としない。
あるなめ、ボードへの実装は従来法が使用でき、したが
ってＴＡＢの場合のように、ボードへの実装時に特殊な
設備を必要としない。
第１図は本発明の一実施例における半導体装置の要部平
面図、第２図は同側面図、第３図は従来例の半導体装置
の要部平面図、第４図は同側面図である。 １・・チップ ２・・ポンディングパッド、３・・・イ
ンナーリード部、４・・・テープ状導電性材料。 代理人 森 本 義 弘 第１図 ｒ−−−ナツア ２−−−Ｊζンテ”−ングパ・ンド ３−・インナーワード郊 ４・・−テープ状噌１電・ト生孝オイ千第２図 ９り 第３図 第４図
面図、第２図は同側面図、第３図は従来例の半導体装置
の要部平面図、第４図は同側面図である。 １・・チップ ２・・ポンディングパッド、３・・・イ
ンナーリード部、４・・・テープ状導電性材料。 代理人 森 本 義 弘 第１図 ｒ−−−ナツア ２−−−Ｊζンテ”−ングパ・ンド ３−・インナーワード郊 ４・・−テープ状噌１電・ト生孝オイ千第２図 ９り 第３図 第４図
Claims (1)
- １、集積回路が形成されたチップの接続端子と、このチ
ップが実装されるパッケージ側の接続端子とを、テープ
状導電性材料を介して接続するとともに、この導電性材
料と上記各接続端子とを圧着により固定した半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63074046A JPH01245534A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63074046A JPH01245534A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245534A true JPH01245534A (ja) | 1989-09-29 |
Family
ID=13535844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63074046A Pending JPH01245534A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5428889A (en) * | 1991-09-09 | 1995-07-04 | Hitachi Cable, Ltd. | Method for manufacturing composite lead frame |
-
1988
- 1988-03-28 JP JP63074046A patent/JPH01245534A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5428889A (en) * | 1991-09-09 | 1995-07-04 | Hitachi Cable, Ltd. | Method for manufacturing composite lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637828A (en) | High density semiconductor package | |
| US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
| JP4388586B2 (ja) | 半導体装置 | |
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| JPH0661406A (ja) | 半導体装置及び半導体装置の製造方法及びテ−プキャリア | |
| JPH08148603A (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| KR19980015059A (ko) | 리드 프레임을 이용한 칩 스케일 패키지 제조 방법 | |
| US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
| JP2954110B2 (ja) | Ｃｓｐ型半導体装置及びその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| KR100292036B1 (ko) | 반도체패키지의제조방법및그에 따른반도체패키지 | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| JPH01245534A (ja) | 半導体装置 | |
| JP2003100988A (ja) | 半導体装置およびその製造方法 | |
| JPH11126856A (ja) | 半導体装置の製造方法 | |
| JP2983229B2 (ja) | 半導体装置 | |
| JPH0777256B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1140729A (ja) | 半導体装置およびその製造方法 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JP3366798B2 (ja) | 基板へのｌｓｉチップの実装構造体 | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH03155143A (ja) | 半導体装置の実装方法 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| JPH02180061A (ja) | リードフレームおよび半導体装置 |