JPH01245560A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01245560A JPH01245560A JP7356988A JP7356988A JPH01245560A JP H01245560 A JPH01245560 A JP H01245560A JP 7356988 A JP7356988 A JP 7356988A JP 7356988 A JP7356988 A JP 7356988A JP H01245560 A JPH01245560 A JP H01245560A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- ion
- concentration
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 239000007864 aqueous solution Substances 0.000 abstract description 3
- 229910052736 halogen Inorganic materials 0.000 abstract description 3
- 150000002367 halogens Chemical class 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 abstract 1
- 239000000463 material Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は半導体装置の製造方法に関する。
［従来の技術１
拡散層及びゲート電極上に自己整合的に金属シリサイド
を形成した、いわゆるサリサイド構造のデバイスでは、
拡散層、ゲート電極配線材料の低抵抗化をはかれるとい
うメリットをもつ反面、保護抵抗等の高抵抗を必要とす
る時は拡散層あるいはゲート電極配線材料を長くしなけ
ればならず素子の微細化に対しては好ましくないという
デメリットがあった。
を形成した、いわゆるサリサイド構造のデバイスでは、
拡散層、ゲート電極配線材料の低抵抗化をはかれるとい
うメリットをもつ反面、保護抵抗等の高抵抗を必要とす
る時は拡散層あるいはゲート電極配線材料を長くしなけ
ればならず素子の微細化に対しては好ましくないという
デメリットがあった。
その対策として従来は形成したシリサイドの一部をＨＦ
水溶液等でエツチング除去し、その除去部を高抵抗とし
て用いていた。
水溶液等でエツチング除去し、その除去部を高抵抗とし
て用いていた。
〔発明が解決しようとする課題］
しかし、前述した技術では、特に不純物拡散層はシリサ
イド形成後濃度プロファイルが太き、く変化したり、ま
た一部のシリサイドが完全除去されないことがあるため
、抵抗は大きくばらつき、プロセス設計上の課題となっ
ていた。
イド形成後濃度プロファイルが太き、く変化したり、ま
た一部のシリサイドが完全除去されないことがあるため
、抵抗は大きくばらつき、プロセス設計上の課題となっ
ていた。
本発明はそのような問題点を解決するもので、その目的
とするところは、製造上簡単であり、かつ安定した高抵
抗を備えたサリサイド構造の半導体装置の製造方法を提
供することにある。
とするところは、製造上簡単であり、かつ安定した高抵
抗を備えたサリサイド構造の半導体装置の製造方法を提
供することにある。
本発明の半導体装置の製造方法は、
ａ）一導電型半導体基板上に、素子分離用酸化膜、ゲー
ト酸化膜、ゲート電極、低濃度不純物拡散層、絶縁膜サ
イドウオールを順次形成する工程、 ｂ）全面に化学的成長法によりイオン注入透過用酸化膜
を形成する工程、 Ｃ）高濃度不純物をイオン注入し、熱アニールし高濃度
不純物拡散層を形成する工程、ｄ）レジストパターンを
用い、前記イオン注入透過用酸化膜の一部を除去する工
程、 ｅ）全面に金属を推積させ熱アニールを行い、前記イオ
ン注入透過用酸化膜の除去部に金属シリサイドを形成す
る工程を具備したことを特徴とする。
ト酸化膜、ゲート電極、低濃度不純物拡散層、絶縁膜サ
イドウオールを順次形成する工程、 ｂ）全面に化学的成長法によりイオン注入透過用酸化膜
を形成する工程、 Ｃ）高濃度不純物をイオン注入し、熱アニールし高濃度
不純物拡散層を形成する工程、ｄ）レジストパターンを
用い、前記イオン注入透過用酸化膜の一部を除去する工
程、 ｅ）全面に金属を推積させ熱アニールを行い、前記イオ
ン注入透過用酸化膜の除去部に金属シリサイドを形成す
る工程を具備したことを特徴とする。
〔実 施 例１
以下図面により本発明の実施例を詳細に説明する。
工程（１）・・第１図（ａ）
Ｐ型Ｓｉ基板■上に素子分離用酸化膜２、ゲート酸化膜
３、多結晶Ｓｉゲート電極４、低濃度Ｎ型不純物拡散層
５、絶縁膜サイドウオール６を順次形成する。
３、多結晶Ｓｉゲート電極４、低濃度Ｎ型不純物拡散層
５、絶縁膜サイドウオール６を順次形成する。
工程（２）・・第１図（ｂ）
７００℃程度の高温化学的気相成長法を用い、イオン注
入透過用酸化膜７を１００〜２００人形成した後に高濃
度Ｎ型不純物をイオン注入し、さらに９００〜１０００
℃の温度で１０〜２０分間、電気炉アニールし、高濃度
Ｎ型不純物拡散層８（ソース、ドレイン）を形成する。
入透過用酸化膜７を１００〜２００人形成した後に高濃
度Ｎ型不純物をイオン注入し、さらに９００〜１０００
℃の温度で１０〜２０分間、電気炉アニールし、高濃度
Ｎ型不純物拡散層８（ソース、ドレイン）を形成する。
工程（３）・・第１図（ｃ）
フォトレジストパターン９を用い、前記イオン注入透過
用酸化−７を希ＨＦ水溶液で一部エッチング除去する。
用酸化−７を希ＨＦ水溶液で一部エッチング除去する。
工程（４）・・第２図（ｄ）
前記フォトレジストパターン９を除去した後。
全面にＴｉをスパッタ法により４００〜８００人形成し
ハロゲンランプを用い６５０〜７５０℃窒素零囲気中で
３０秒程度アニールを行う、この時、工程（３）で酸化
膜７を除去した部分のみにＴｉシリサイド１０が形成さ
れ、その他の部分はＴｉナイトライド１１になる。
ハロゲンランプを用い６５０〜７５０℃窒素零囲気中で
３０秒程度アニールを行う、この時、工程（３）で酸化
膜７を除去した部分のみにＴｉシリサイド１０が形成さ
れ、その他の部分はＴｉナイトライド１１になる。
工程（５）・・第２図（ｅ）
過酸化水素、アンモニア、水の混合液で処理することで
前記Ｔｉナイトライドを除去し、再び８００℃前後でハ
ロゲンランプにより３０秒程度アニールを行う。
前記Ｔｉナイトライドを除去し、再び８００℃前後でハ
ロゲンランプにより３０秒程度アニールを行う。
以上述べたように発明によれば高抵抗を要する領域には
、最初からシリサイドを形成しないために、高抵抗の値
のばらつきも非常に小さく安定したサリサイド構造のＭ
ＯＳ型半導体装置を提供できるという効果を有する。
、最初からシリサイドを形成しないために、高抵抗の値
のばらつきも非常に小さく安定したサリサイド構造のＭ
ＯＳ型半導体装置を提供できるという効果を有する。
また、シリサイド形成を防ぐための酸化膜も工程中に設
けたイオン注入透過用の酸化膜であり、なんら工程を増
やす必要もなく容易にできつる。
けたイオン注入透過用の酸化膜であり、なんら工程を増
やす必要もなく容易にできつる。
第１図（ａ）〜（ｅ）は本発明の半導体装置の製造方法
を表わす主要断面図。 １・・・Ｐ型Ｓｉ基板 ２・・・素子分離用酸化膜 ３・・・ゲート酸化膜 ４・・・ゲート電極 ５・・・低濃度Ｎ型不純物拡散層 ６・・・絶縁膜サイドウオール ７・・・イオン注入透過用酸化膜 ８・・・高濃度Ｎ型不純物拡散層 ９・・・フォトレジストパターン ｌＯ・・・Ｔｉシリサイド １１・・・Ｔｉナイトライド （久） （ト） （こ） （、Ａ）
を表わす主要断面図。 １・・・Ｐ型Ｓｉ基板 ２・・・素子分離用酸化膜 ３・・・ゲート酸化膜 ４・・・ゲート電極 ５・・・低濃度Ｎ型不純物拡散層 ６・・・絶縁膜サイドウオール ７・・・イオン注入透過用酸化膜 ８・・・高濃度Ｎ型不純物拡散層 ９・・・フォトレジストパターン ｌＯ・・・Ｔｉシリサイド １１・・・Ｔｉナイトライド （久） （ト） （こ） （、Ａ）
Claims (1)
- 【特許請求の範囲】 不純物拡散層及びゲート電極上に自己整合的に金属シ
リサイドを形成した、いわゆるサリサイド構造の半導体
装置の製造方法において、 ａ）一導電型半導体基板上に、素子分離用酸化膜、ゲー
ト酸化膜、ゲート電極、低濃度不純物拡散層、絶縁膜サ
イドウォールを形成する工程、ｂ）全面に化学的成長法
によりイオン注入透過用酸化膜を形成する工程、 ｃ）高濃度不純物をイオン注入し、熱アニールし高濃度
不純物拡散層を形成する工程、 ｄ）レジストパターンを用い、前記イオン注入透過用酸
化膜の一部を除去する工程、 ｅ）全面に金属を推積させ熱アニールを行い、前記イオ
ン注入透過用酸化膜の除去部に金属シリサイドを形成す
る工程を具備したことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7356988A JPH01245560A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7356988A JPH01245560A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245560A true JPH01245560A (ja) | 1989-09-29 |
Family
ID=13522038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7356988A Pending JPH01245560A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245560A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6248632B1 (en) | 1998-12-24 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with polycide structure in semiconductor device |
| KR100464386B1 (ko) * | 1997-06-11 | 2005-02-28 | 삼성전자주식회사 | 반도체소자의트랜지스터제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143464A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
| JPS6312168A (ja) * | 1986-07-03 | 1988-01-19 | Oki Electric Ind Co Ltd | Ｌｄｄｍｉｓ型電界効果トランジスタ |
-
1988
- 1988-03-28 JP JP7356988A patent/JPH01245560A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6143464A (ja) * | 1984-08-08 | 1986-03-03 | Hitachi Ltd | 半導体装置 |
| JPS6312168A (ja) * | 1986-07-03 | 1988-01-19 | Oki Electric Ind Co Ltd | Ｌｄｄｍｉｓ型電界効果トランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464386B1 (ko) * | 1997-06-11 | 2005-02-28 | 삼성전자주식회사 | 반도체소자의트랜지스터제조방법 |
| US6248632B1 (en) | 1998-12-24 | 2001-06-19 | Hyundai Electronics Industries Co., Ltd. | Method of forming gate electrode with polycide structure in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| JPH01245560A (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| KR19990026904A (ko) | 반도체 소자의 제조 방법 | |
| KR20000004742A (ko) | 반도체소자의 제조방법 | |
| JP2513312B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH01110762A (ja) | 半導体装置の製造方法 | |
| KR100256528B1 (ko) | 반도체 장치 제조방법 | |
| JPH043419A (ja) | 半導体装置の製造方法 | |
| KR100286341B1 (ko) | 모스트랜지스터제조방법 | |
| KR100266029B1 (ko) | 반도체장치의 제조방법 | |
| KR100313784B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100402105B1 (ko) | 반도체 소자의 제조 방법 | |
| KR940007663B1 (ko) | 모스 트랜지스터의 제조방법 | |
| JP2842075B2 (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| KR100314272B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR100565755B1 (ko) | 반도체 소자의 제조방법 | |
| KR100580795B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS61156883A (ja) | 半導体装置の製造方法 | |
| JPS63307725A (ja) | 半導体装置の製造方法 | |
| JPH0794578A (ja) | 半導体装置の製造方法 |