JPH01246873A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 Ｄ　発明が解決しようとする課題 Ｅ　課題を解決するための手段（第１図）Ｆ　作用 Ｇ　実施例 Ｈ発明の効果 Ａ　産業上の利用分野 本発明は半導体装置、特に半導体基板上にショットキー
ダイオードを有する半導体装置、あるいはショットキー
ダイオードと共にバイポーラトランジスタ特にそのエミ
ッタ及びベース各領域がそれぞれ不純物含有半導体層と
接してこれよりの不鈍物の導入によって形成されるいわ
ゆるダブルポリシリコン型バイポーラトランジスタを具
備する半導体装置に関わる。

Ｂ　発明の概要 本発明は、半導体基板上にガードリングを有するショッ
トキーダイオードを有する半導体装置において、そのガ
ードリングを不純物含有半導体層からの不純物導入によ
って形成された構成をとり、そのショットキー電極が不
純物含有半導体層に接続される構成とする。

また、本発明においては半導体基板にショットキーダイ
オードとバイポーラトランジスタとを一体に得る半導体
装置において、そのショットキーダイオードのガードリ
ングをバイポーラトランジスタのベース領域に接する不
純物含有半導体層と同一の不純吻合を半導体層からの不
純物の導入によって形成する構成をとると共にこの不純
物含有半導体層とショットキー電極とが接続される構成
とする。

本発明は、上述の各構成を採ることによって確実にショ
ットキーダイオードの耐圧の向上と特性の安定化、さら
に占有面積の縮小化を図る。

Ｃ従来の技術 ショットキーバリアによってダイオードを構成するショ
ットキーダイオード（以下ＳＢＤと略称する）はＴＴＬ
（）ランジスタ　トランジスタ　ロジック）やＥＣＬ　
（エミッタ結合ロジック）等のバイポーラトランジスタ
による論理回路の高速化に利用されている。

第２図はトランジスタＱのベース・コレクタ間をＳＢＤ
でクランプしたＬＳ　−ＴＴＬ　（ローパワーショット
キーＴＴＬ）の例を示す。この場合、ベース・コレクタ
間がそのベース・エミッタ間電圧ＶＢＥより低い順方向
電圧ＶｆをもつＳＢＤでクランプされているためトラン
ジスタＱのオン時、コレクタ・エミソ、り間電圧ＶＣＥ
は ＶＣＥ＝　ＶＥＲ−Ｖｆ となり、 ＶＣＥ＞ＶＣＥ　　（ｓａｔ） のため（Ｖｃｉ（ｓａｔ）はコレクタ・エミッタ間飽和
電圧）飽和しにくくなり、高速とな乞。

また、第３図はＳＢＤ負荷切換型ＥＣＬＸＲＡＭ（ラン
ダム　アクセス　メモリ）セルの例であり、高抵抗ＲＨ
と並列にＳＢＤを接続することにより低消費電力と高速
性とを得るようにしている。

このＳＢＤを特にＬＳ　−ＴＴＬに応用した場合、逆方
向の耐圧を大きくしたいという要求からガードリングを
有するＳＢＤ構成とされる。第４図は、このガードリン
グを有するＳＢＤの路線的断面図を示すもので、この例
においては例えばｎ型の半導体領域（１）上にショット
キーメタルすなわちショットキー電極（２）が被着され
てショットキーバリア（３）が形成され、その周囲に半
導体領域（１）とは異なる導電型の図においてはｐ型の
半導体領域によるガードリング（４）が設けられ、ショ
ットキーバリア（３）の周縁部での電界集中を緩和して
高耐圧化を図るようになされている。第５図はＳＢＤの
電流−電圧特性曲線図で第５図中、実線曲線（５）は順
方向の電流−電圧特性曲線を示し、破線曲線（６）はガ
ードリング（４）を付与しないＳＢＤの逆方向の電流−
電圧特性曲線図を示す。そして、このＳＢＤに第４図に
示したガードリング（４）を設ける場合は、鎖線曲線（
７）に示すような特性曲線の移動が生じ、耐圧の向上が
図られる。

ところが、このようなＳＢＤを具備する半導体装置にお
いて、これにガードリングを設けることは工程の複雑化
、ガードリングを付設することに因るＳＢＤ面積のばら
つきしたがって特性のばらつきなどを招来するという課
題がある。

一方、昨今それぞれ不純物がドープされた不純物含有半
導体層例えば多結晶シリコン層からの半導体基板への不
純物の導入によってその低抵抗のベース電極取り出し領
域（すなわちグラフトベース領域）及びエミッタ領域を
形成するようにしてエミッタとベースの各位置及びこれ
らからの電極導出のセルファライン（自己整合）を図る
ようにしたいわゆるダブルポリシリコン型のバイポーラ
トランジスタがその小面積化すなわち高速性を得ること
ができる上において脚光を浴びている。

そして、このようなダブルポリシリコン型バイポーラト
ランジスタとガードリングを゛具備するＳＢＤとの組合
せによる例えばＬＳ　−ＴＴＬを構成することが提案さ
れるに至っており、この場合においてそのガードリング
付きのＳＢＤを設けることによる製造工程数の増加を回
避すべく例えばその５ＢＩＩのガードリングをダブルポ
リシリコン型のバイポーラトランジスタのグラフトベー
ス領域の形成のための不純物含有半導体層の利用によっ
て形成するという方法の提案がなされている。その例と
しては例えば特開昭６２−１２６０号公報にその開示が
ある。

ダブルポリシリコン型バイポーラトランジスタのグラフ
トベース領域とＳＢＤのガードリング等を同時に形成す
る構成の例を第６図を参照して説明する。この例におい
てはｐ型の半導体サブストレイト（１１）上にｎ型の高
不純物濃度のコレクタ埋め込み領域（１２）が形成され
、これの上にｎ型の半導体層（１３）がエピタキシャル
成長されてなる半導体基板（１４）が構成され、半導体
基Ｆｉ（１４）上すなわち半導体Ｎ　（１３）上に５ｉ
（ｈ絶縁層（１５）が形成され、これに穿設されたそれ
ぞれリング状の窓（１５ａ）及び（１５ｂ）を通して第
１のｐ型の不純物がドープされた第１の不純物半導体層
（１６）が形成され、この各リング状窓（１５ａ）及び
（１５ｂ）を通じて第１の不純物半導体Ｆｉｔ　（１６
）からの不純物がそれぞれ導入されてそれぞれｐ型のグ
ラフトベース領域（１７）とガードリング領域（１８）
とが形成される。この場合、その第１の不純物半導体層
（１６）はその内周縁部をも含んでその表面を覆ってＳ
ｉＯ２絶縁層（１９）が被着形成される。また、グラフ
トベース領域（１７）によって囲まれた部分には例えば
不純物イオンの打ち込みによってｐ型のベース動作領域
いわゆる真性ベース領域（２０）が形成される。そして
、このベース動作領域（２０）上には第２の不純物含有
の不純物半導体ｉ　（２１）が被着され、これよりの不
純物の導入によってｎ型のエミッタ領域（２３）を形成
するものであるが、この場合、エミッタ領域（２３）と
ベース取出し電極ともなる第１の不純物半導体層（１６
）とが電気的に連接することがないように、グラフトベ
ース領域（１７）上の第１の不純物半導体層（１６）の
内周縁には５ｉ（ｈ絶縁層あるいはシリコシナイトライ
ド膜よりなるサイドウオール（２４）を形成している。

この場合、ＳＢＤの形成部すなわちガードリング（１８
）の内周縁部上にも絶縁Ｒ（１９）及びサイドウオール
（２４）が形成され、このサイドウオール（２４）を介
してショットキーメタルすなわちショットキー電極（２
５）の形成がなされている。したがってこの場合、ショ
ットキー電極（２５）の半導体層（１３）への被着部に
形成されるショットキーバリアＳＢとガードリング（１
８）とはサイドウオール（２４）の存在によって離間し
た状態にあるために安定して確実な耐圧向上が図られな
いとか、サイドウオール（２４）の存在によってＳＢＤ
の面積が不安定化し、したがって特性のばらつきを生じ
るなどの課題がある。

そして、第６図の構造のものにおいて、ガードリング（
１８）とショットキー電極（２５）とが連接するように
する場合には、第１の不純物半導体層（１６）からの不
純物の拡散幅を大とすることが必要となり、この場合に
は、グラフトベース領域（１７）の幅も大となり、これ
がエミッタ領域（２３）と接することになりエミッター
ベース間の逆方向耐圧Ｖ　ｅｂｏの低下を来すとか、グ
ラフトベース領域（１７）を通ずる注入キャリアのコレ
クタに向う通路の発生によって、実質的にベース幅の増
大、したがって電流増幅率ｈｐｉの低下を来し、更には
トランジション周波数ｆｔの低下、高周波数特性の悪化
を来すなどの課題がある。

Ｄ　発明が解決しようとする課題 本発明は、上述したガードリングを具備するＳＢＤを有
する半導体装置において、そのＳＢＤの特性のばらつき
、耐圧の不安定性等の課題をバイポーラトランジスタの
特性を悪化させることな（解決する。

Ｅ　課題を解決するための手段 本発明においては、第１図Ｏに示すように第１導電型図
示の例ではｎ型の半導体領域（３１）上にショットキー
ダイオードＳＢＤを形成する電極すなわちショットキー
金属によるショットキー電極（３２）と、ＳＢＤの周囲
の第２導電型図示の例ではｐ型の不純物領域からなるガ
ードリング（３３）を有する半導体装置において、その
ガードリング（３３）を形成する不純物含有半導体層（
３４）と電極（３２）とが接続された構成をとる。

また、本発明においては、半導体領域（３１）上にバイ
ポーラトランジスタＴｒとショットキーダイオードＳＢ
Ｄとを具備する半導体装置において、半導体領域（３１
）上に少くともバイポーラトランジスタＴｒのベース領
域（３５）及びＳＢＤの周囲位置に延在して第１の不純
物含有半導体層（３４）を設け、半導体領域（３１）上
にこの不純物含有半導体層（３４）に接すると共にこの
不純物含有半導体層（３４）の不純物と同一導電型のグ
ラフトベース領域（３５１）及びガードリング（３３）
を形成し、かつＳＢＤを形成するショットキー電極（３
２）と不純物含有半導体層（３４）とを接続した構成を
とる。

Ｆ　作用 上述の本発明構成によれば、ＳＢＤのガードリング（３
３）と、これを構成する不純物含有半導体層（３４）と
を接続して設けるようにしたことによってそのショット
キーバリアと離間してガードリング（３３）が形成され
ることによる高耐圧化の効果の消滅ないしは不安定性等
を回避でき、確実にガードリング（３３）による高耐圧
化の作用を生せしめると共にこのガードリング（３３）
とショットキー電極（３２）との間に不安定な間隔が存
在することによるＳＢＤの占有面積したがって特性ばら
つき等を回避できる。

Ｇ　実施例 第１図Ａ〜０を参照して本発明装置をｎｐｎバイポーラ
トランジスタＴｒと、ガードリングを具備するＳＢＤと
の組合せによる半導体装置に適用する場合の一例をその
理解を容易にするためにその一例の製造方法と共に各製
造工程順を追って説明する。

まず、第１図Ａに示すように（１１１）結晶面を主面と
するｐ型のシリコン半導体サブストレイト（３６）を用
意し、その−主面にｎ型め高濃度のコレクタ埋め込み領
域（３７）を選択的に形成すると共に、その各素子間分
離を行うｐ型のチャンネルストッパー領域（３８）をそ
れぞれ選択的拡散等によって形成する。

第１図Ｂに示すようにサブストレイト（３６）上に、こ
れと異なる導電型の例えばｎ型の半導体層すなわちｎ型
の半導体領域（３１）をエピタキシャル成長して（１１
１）結晶面を主面とする半導体基板（３９）を構成する
。

第１図Ｃに示すように、半導体基板（３９）の半導体層
（３１）上に例えば５ｉ（ｈバッファＮ　（４０）を介
してシリコンナイトライドＳｉＮｘよりなる耐酸化マス
ク層（４１）を被着形成する。そして、このマスク層（
４１）上にエツチングレジストＮ　（４２）例えばフォ
トレジストを選択的に、厚い局部的酸化膜を形成すべき
部分以外に被着形成する。

エツチングレジストＴｉ　（４２）をマスクとして第１
図りに示すように耐酸化マスク層（４１）を選択的に例
えばＲＩＢ　（反応性イオンエツチング）等によってエ
ツチングし、さらにこれの下の５ｉＯＦバッファ層（４
０）を例えばＲＩＢ　Ｌ、さらにこれの下の半導体層（
３１）を所要の深ささに例えばＲＩＥ　して凹部（４３
）を形成する。

次に第１図Ｅに示すように、例えばエツチングレジスト
層（４２）を除去して凹部（４３）内、すなわち耐酸化
マスク層（４１）が存在しない部分を熱酸化して厚い酸
化膜（４４）をフィールド部、及び電気的に半導体層（
３１）を分割すべき部分に形成する。

第１図Ｆに示すように、耐酸化マスク層（４１）をエツ
チング除去し、例えば５ｉ０２層（４５）をＣＶＤ（化
学的気相成長）法によって形成し、これの上にさらに例
えばフォトレジスト層（４６）をスピンコードして表面
をほぼ平坦化する。

第１図Ｇに示すように、５ｉ（ｈ層（４５）とフォトレ
ジス１４ｊ　（４６）とによって平坦化された表面から
半導体層（３１）を外部に露呈する位置までいわゆるエ
ッチバックを行い、選択的にｎ型の不純物をイオン注入
してコレクタ電極取り出し領域（４７）を形成する。

第１図Ｈに示すように、表面熱酸化あるいはＣＶＤ法等
によって５ｉ０２絶縁膜（４日）を形成する。そして、
これの上にエツチングレジスト例えばフォトレジスト層
（４９）を被着し、最終的にバイポーラトランジスタの
ベース領域及びガードリングを形成すべき部分に窓（４
９ｅ）及び（４９ｃ）を形成する。

第１図Ｉに示すように、第１図Ｈで説明したフォトレジ
ストＮ　（４９）をエツチングレジストとしてその窓（
４９Ｂ）及び（４９ｃ）を通じて５ｉ（ｈ絶縁膜（４８
）に窓（４８Ｂ）及び（４８ｃ）を穿設する。その後フ
ォトレジスト層（４９）を除去して半導体層例えば多結
晶シリコン層を全面的にＣＶＤ法等によって形成し、こ
れに例えばＢ”、ＢＦ２＋等のｎ型の不純物イオンをイ
オン注入して第１の不純物含有半導体層（３４）を形成
する。この場合そのイオン注入の濃度分布は、そのピー
ク位置が半導体基板との界面（半導体層（３１）との界
面）に至ることのない、すなわち半導体Ｎ　（３４）中
に存在するように形成する。

次に第１図Ｊに示すように、半導体層（３４）上にエツ
チングレジスト例えばフォトレジスト層（５１）を塗布
し、これの最終的にＳＢＤのショットキー電極を形成す
る部分に窓（５１ｓ）を穿設し、この窓（５１ｓ）を通
じてこれの下の半導体層（３４）をＲＩＨ法等によって
エツチングし窓（３４ｓ）を形成する。

第１図Ｋに示すように第１図Ｊにおけるフォトレジスト
Ｊｉ（５１）を除去し、半導体層（３４）の窓（３４ｓ
）内を含んで全面的に絶縁層（５２）例えば５ｉ０２を
例えばＣＶＤ法によって全面的に被着形成して後、再び
エツチングレジストとしての例えばフォトレジスト（５
３）を塗布し、これの最終的にバイポーラトランジスタ
のベース動作領域を形成する部分に窓（５３Ｂ）を穿設
し、この窓（５３Ｂ）を通じて絶縁層（５２）に窓（５
２Ｂ）を穿設する。

第１図りに示すように、窓（５２Ｂ）を通じて半導体層
（３４）に対して窓（３４Ｂ）を穿設する。この場合の
窓（３４ｅ）の穿設方法は例えば特開昭６０−２４０５
９号に開示された方法をとり得る。すなわち、この場合
まず半導体層（３４）の第１図■で説明した不純物のイ
オン打ち込みの不純物濃度めピーク位置を有する部分を
越える深さに異方性ドライエツチング例えばＲＩＨによ
って凹部を形成する。その後、アニール処理を施して半
導体Ｎ　（３４）中の不純物の拡散処理を必要に応じて
行い、その後半導体単結晶の面指数に対するエツチング
速度の依存性の大きいエツチング液例えばＸＯＨエツチ
ング液、あるいはＡ１（アミン、ピロカテコール、水の
混合液）エツチング液を用いてエツチングし、半導体層
（３４）に窓（３４Ｂ）の穿設を行う。このような方法
による場合、半導体層（３４）すなわち多結晶シリコン
においては、実質的にＸＯＨエツチング液あるいはＡＰ
Ｗエツチング液に対して比較的エツチング速度の速い、
（１００）結晶面が混在することによってそのエツチン
グの速度が比較的大きいものであるが、半導体層（３１
）に至るところで半導体Ｎ　（３１）の（１１１）結晶
面が露呈することによってそのエツチング速度が急激に
低下するのでこの時点でエツチング処理をやめれば、多
結晶シリコンによる半導体層（３４）のみに窓（３４Ｂ
）の穿設を行うことができることになる。そして、この
結晶学的異方性エツチングは、多結晶シリコンであって
もこれに不純物が高濃度にドープされている場合は、そ
のエツチング性が低下するものであるが、上述したよう
にこの半導体Ｍ　（３４）に対して不純物濃度のピーク
位置は予め半導体層（３１）との界面に至ることのない
位置に選定し、このピークを有する部分はＲＩＨによる
エツチングによって除去していることによって不純物ド
ープされた半導体層（３４）といえども確実に多結晶半
導体層と単結晶半導体層とのエツチング速度の差を顕著
に保持させることができる。そして、続いてこの窓（３
４ｅ）を通じて半導体層（３１）にｐ型の不純物例えば
Ｂ＋あるいはＢＰ２＋イオンをイオン注入してベース動
作領域（３５２）を形成し、その後全面的に窓（５２Ｂ
）　（３４Ｂ）内を含んで更に５ｉ（ｂ等の絶縁Ｎ　（
５２）をＣＶＤによって被着し、アニール処理を施して
ベース動作領域（３５２）の活性化を行い、また半導体
層（３４）の不純物を半導体層（半導体領域）（３１）
に導入してそれぞれグラフトベース領域（３５１）及び
ガードリング（３３）の形成を行う。

第１図Ｍに示すように、絶縁層（５２）上から全面的に
ＲＩＥエツチングすなわち異方性エツチングを行って窓
（３４Ｂ）内の他部に比し１層構造の肉薄部に窓（５２
Ｂ→を穿設する。この場合第１図りの窓（５２Ｂ）及び
（３４Ｂ）の内周部においては実質的に絶縁Ｎ（５２）
の厚さが大となっていることによって窓（５２Ｂ２）の
周囲には絶縁層（５２）の残存によるサイドウオール（
５３）が形成される。また、この場合、注意すべきはＳ
ＢＤの電極形成部においては、窓の穿設がなされていな
いことからサイドウオールの発生は生じていないもので
あり、最終的にバイポーラトランジスタＴｒとなるその
ベース動作領域（３５２）上の周縁部にのみサイドウオ
ール（５３）が形成されていることである。

第１図Ｎに示すようにサイドウオール（５３）が存在す
る窓（５２Ｂ２）内を含んで全面的に半導体層例えば不
純物のドープされた多結晶シリコン層を形成するか、あ
るいは多結晶シリコン層の形成後にこれに不純物のイオ
ン打ち込みを行って第２の不純物含有半導体層（５４）
を形成する。そして、これの上に全面的にＳｉＯ２絶縁
層等のオーバーコート、すなわちアウトデイフュージョ
ン防止の絶縁層（５５）をＣＶＤ法等によって形成する
。その後、アニール処理を行って第２の不純物含有半導
体層（５４）からの不純物を半導体層（３１）中に導入
してｎ型のエミッタ領域（５６）を形成する。

第１図０に示すようにオーバーコート絶縁層（５５）を
除去し、第２の不純物含有半導体層（５４）によるエミ
ッタ取出し電極部を残して他部をエツチング除去する。

また、ガードリング（３３）によって囲まれた部分上の
絶縁層（５２）と第１の不純物含有半導体層（３４）に
、ガードリング（３３）上に跨っであるいはこれに接し
て窓（５７）を穿設し、この窓（５７）を通してショッ
トキー金属例えばＰｔ。

Ｗ、Ｍｏ等を全面的に蒸着して後、不要部分の除去を行
ってパターン化し、さらにエミッタ取出し電極部（第２
の不純物含有半導体層（５４））上にＡＩ！金属電極を
全面蒸着及び選択的エツチング等によって形成してエミ
ッタ電極（５８）を形成する。このようにすれば共通の
半導体基板（ｊ９）にｎ型の半導体領域（半導体層”）
　（３１）の一部をコレクタ領域とし、これの上にグラ
フトベース領域（３５Ｉ）とこれによって囲まれたベー
ス動作領域（３５２）によるベース領域（３５）と、そ
のベース動作領域（３５２）上に選択的にｎ型のエミッ
タ領域（５６）とが形成されたｎｐｎ型のバイポーラト
ランジスタＴｒが形成されると共に、ガードリング（３
３）を有しこれの上の第１の不純物含有半導体層（３４
）と接してすなわちガードリング（３３）と接してショ
ットキーバリアが形成されるようにし得るようにショッ
トキー電極（３２）が形成されたショットキーバリアダ
イオードＳＢＤが形成された半導体装置が構成される。

尚、上述した例においては、ｎｐｎバイポーラトランジ
スタとＳＢＤとの組合せによる半導体装置に本発明を適
用した場合であるが、図示の各部の導電型を逆の導電型
に選定することによってｐｎｐバイポーラトランジスタ
とＳＢＤの組合せによる半導体装置を得ることもできる
など種々の変形変更をとり得る。

Ｈ発明の効果 上述の本発明装置によれば、ガードリング（３３）を構
成するすなわちこれと接する不純物含有半導体層（３４
）に接してショットキーバリアダイオードのショットキ
ー電極（３２）を形成するようにして両者間にサイドウ
オールが存在することがないようにしたので、確実にシ
ョットキーバリアダイオードにおける耐圧の向上を図る
ことができると共に、サイドウオールの存在による不必
要な面債の増大化あるいは不安定なガードリング（３３
）との距離のばらつき等の発生を回避でき、安定した特
性を有する信頼性の高い半導体装置を構成することがで
きる。

【図面の簡単な説明】

第１図Ａ−０は本発明装置の一例の説明に供する製造工
程図、第２図はＬＳ　−ＴＴＬの回路例、第３図はＳＢ
Ｄ負荷切換型ＥＣＬ　ＲＡＭセルの回路例、第４図はＳ
ＢＤの一般的構成図、第５図はＳＢＤの電流−電圧特性
曲線図、第６図は従来装置′の断面図である。 （３１）は半導体領域、Ｔｒはバイポーラトランジスタ
、ＳＢＤはショットキーバリアダイオード、（３５）は
ベース領域、（３５１）はグラフトベース領域、（３５
２）はベース動作領域、（５６）はエミッタ領域、（３
３）はガードリング、（３２）はショットキー電極、（
３４）及び（５４）は第１及び第２の不純物含有半導体
層である。

Claims (1)

1. 【特許請求の範囲】 １　第１導電型の半導体領域上にショットキーダイオー
   ドを形成する電極と、該ショットキーダイオードの周囲
   の第２導電型の不純物領域からなるガードリングを有す
   る半導体装置において、上記ガードリングを形成する不
   純物含有半導体層と上記電極が接続されてなることを特
   徴とする半導体装置。 ２　半導体領域上にバイポーラトランジスタとショット
   キーダイオードとを一体に備えてなる半導体装置におい
   て、 上記半導体領域上に、少くとも上記バイポーラトランジ
   スタのベース領域と上記ショットキーダイオードの周囲
   位置に延在して不純物含有半導体層が設けられ、上記半
   導体領域上に上記不純物含有半導体層と接すると共に該
   不純物含有半導体層の不純物と同一導電型のベース領域
   及びガードリングが設けられかつ上記ショットキーダイ
   オードを形成する電極と上記不純物含有半導体層とが接
   続されてなることを特徴とする半導体装置。