JPH01246921A - 電流源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＮ個（Ｎ≧１）の２進で重み付けされた電流を
発生するためのＮ個の電流源Ｉｐ　（ｐ４゜・・・、Ｎ
）を具える電流源装置に関するもので、前記電流源はそ
れぞれがＲ×Ｎ×Ｍ＝２″のようなＭ個の電流源トラン
ジスタを具えるＲ列及びに行のマトリックス要素を具え
ているマトリックス中に配設される２Ｎ−１個のほぼ等
しい電流源トランジスタを具え、各電流源Ｉｐは２ｐ−
１個の電流源トランジスタを具えている。本発明は又そ
のような電流源装置を具えるディジタル−アナログ変換
器にも関連する。

（従来の技術） そのような電流源装置によって、ディジタル入力コード
によって制御されるスイッチを介して、２進で重み付け
された出力電流を加算点へ印加することによるか、又は
該電流を電力供給端子へ流出することによって実現され
得る。加算点に起こる合計電流はこのときディジタル入
力コードと一致するアナログ出力信号を構成する。

このようなディジタル−アナログ変換器の重要な特性は
、単調性（モノトニシティー）であり、即ち言い換えれ
ば、所定の入力コードで起こる出力電流がそれより前の
ディジタル入力コードに連合される出力電流より大きい
か又は等しくなければならない。これがそうでない場合
には、単調性誤差が存在する。２進で重み付けされた電
流源によって構成されたディジタル−アナログ変換器で
は、明確に言えば、キャリービットと呼ばれるものが起
こる場合に、そのような単調性誤差が起こり易い。

単調性誤差は２進で重み付けされた電流源を構成してい
る電流源トランジスタの出力電流の不均一によって引き
起こされる。これらの不均一は、例えば集積回路を横切
って起こる温度傾斜によって引き起こされ得る。

（本発明が解決しようとする課題） 電流源トランジスタの出力電流の相互同一性への集積回
路を横切る線形の温度傾斜の有害な影響が減少される２
進で重み付けされた電流源装置は、米国特許第３９９５
３０４号から既知である。この目的のために、電流源ト
ランジスタは電流源トランジスタとマトリックスの中央
との間の距離が、電流源の強さが増加すると共に増加す
るようなマトリックス中に配置される。然し乍ら、その
ような電流源トランジスタの配置は非線形な温度傾斜及
び不純物濃度の変動、酸化被膜厚さの変動その他のよう
な、マトリックス表面領域を横切る他の物理的量の傾斜
と変動との有害な影響を抑制しない。

従って、電流源の出力電流がもっと正確に所定の２進で
重み付けされた値と一致する電流源装置を提供すること
が本発明の目的である。

（課題を解決するための手段） 本発明に従って、従来の技術の項の始めに述べた形の電
流源装置で、列の数がＲ≦２ｐ−’／Ｍであり且つ行の
数がＫ≦２ｐ−’／Ｍである各電流源Ｉ。

に対して、所定の電流源と連合されるマトリックス要素
の間のほぼ最大可能距離を有しながら、各列がほぼ２ｐ
−１／Ｒ・Ｍ個の前記電流源のマトリックス要素を、ま
た各行がほぼ２ｐ−１／Ｋ　、　Ｍ個の前記電流源のマ
トリックス要素を具えることを特徴とする。

この電流源の電流の相互比率に対する全ての種類の傾斜
と変動との影響は、集積回路の表面領域を覆う最大可能
相互距離により、電流源に連合されるマトリックス要素
を可能な限り平均して分散することによって可能な限り
抑制される。

電流源での２進比率がより高精度となるので、単調性誤
差発生の危険は、ディジタル−アナログ変換器に本発明
に従った電流源装置を用いることによって大幅に減らさ
れる。

（実施例） 以下、本発明を例を掲げて添付の図面を参照し乍ら詳細
に説明する。

第１ａ図は、電流が２進で重み付けされた級数の比率で
あるトランジスタＴ１〜Ｔ１ｏによって図式的に示した
複数の電流源を具える、２進で重み付けされた電流源装
置の第１の基本的回路図である。

この目的のために、トランジスタＴ１〜Ｔ、。は並列ト
ランジスタの２進で重み付けされた級数の形である。こ
れらトランジスタのベースは相互に接続され、エミッタ
は電流ｆｉｎが印加される共通点へ接続される。トラン
ジスタＴ、−’−Ｔ、Ｏのコレクタはこの電流源装置の
出力端子を構成する。電流Ｉｎは、トランジスタＴＩ’
＝ＴＩＯのコレクタ電流が電流１．２１．　・・・２５
６１．５１２１の２進で重み付けされた級数の比率であ
るようなそれらのエミッタ表面の比率で、トランジスタ
Ｔ、〜Ｔ、。を覆って分散される。

第１ｂ図は同じ構成要素は同じ参照番号を有する２進で
重み付けされた電流源装置の第２の基本的回路図である
。トランジスタＴ１〜ＴＩＯのベースは、例えば、ベー
ス−エミッタ接合がトランジスタＴ。

〜Ｔ１゜のベース−エミッタ接合と並列に配設されたト
ランジスタＴ。によって発生され得る一定電圧を伝える
。トランジスタＴ。のコレクタは増幅器２によってそれ
のベースへ帰還され、更に参照電流源１ｒａｆへ接続さ
れる。増幅器２はトランジスタＴｏのコレクタ電流が参
照電流Ｌ＠ｆと正確に等しくなるようにトランジスタＴ
。のベースを制御する。

トランジスタＴ、〜ＴＩ０のコレクタ電流は再び、これ
らの電流のそれぞれがトランジスタＴ０を通る電流１ｒ
ａｆの倍数でありながら、２進で重み付けされた級数の
比率である。

第２図は第１ａ図に示した電流源装置を具えるディジタ
ル−アナログ変換器の一実施例を示す。これは１６ビツ
トのディジタル−アナログ変換器である。６個の上位ビ
ット用の電流が６４個のほぼ等しい電流を供給する電流
源装置４０によって供給される。電流源装置４０は、例
えば、共通ベースが一定電圧を伝え且つほぼ等しい６４
個のトランジスタによって構成される。ディジタル入力
コードに基づいて、単純化の目的で図示されていない６
４個の３路スイツチによって構成される切り換え回路網
５０によって、６３個の電流が加算点８０へ印加される
か又は正の電力供給端子へ排出される。そのような３路
スイツチは、例えば技術論文のｌ５ＳＣＣ１９８５要約
雑誌の３２〜３３頁から既知である。６４個の電流の中
の一つが、図式的に示し、第１ａ図の配置によって形成
された電流源装置６０へ印加される。電流源装置６０が
、ディジタル人力コードに基づいて、単純化の目的で図
示されない２路スイツチによって構成される切り換え回
路網７０によって、加算点８０へ印加されるか又は正の
電力供給端子へ排出される１０個の下位ビットに対して
電流を供給する。加算点８０に生じる全出力電流１゜。

、は、図式的に示した電流〜電圧変換器９０によって出
力電圧Ｖ。ｕｔへ変換され得る。

この実施例では１６ビツトのディジタル入力語がデータ
レジスタ１０の入力端子２０へ連続的に印加される。１
０個の下位ビットが切り換え回路網７０のスイッチを直
接に制御する。６個の上位ビットが、切り換え回路網５
０の６４個のスイッチに対する切り換え信号を求める検
出器３０へ最初に印加される。

電流源装置６０へ印加される電流はこのとき毎回、加算
点８０へ印加される電流を継続するように選ばれる。他
の電流は正の電力供給端子へ排出される。

単調性誤差の発生は電流源装置６０へ印加される電流を
選ぶこの方法によって防止される。実際に、電流源装置
４０の電流源の相互の偏差は、これらの電流源が集積回
路上で遠く離れて置かれるときに増大する。電流源装置
６０へ一定電流が印加される場合に、この電流と遠い距
離で置かれた電流源の電流との間の相違はこのディジタ
ル−アナログ変換器の最下位ビットの電流を超過し得て
、その相違が単調性誤差を上昇させる。

ディジタル−アナログ変換器は、上位ビット用の線形電
流源装置と下位ビット用の２進電流源装置とによる代り
に、勿論、もっばら１個の２進電流源装置のみによって
も実現され得ることは注意されるべきである。

２進電流源装置の出力電流の間の比率は何度も所定の比
率と正確に等しくなければならない。第２図に示したよ
うなディジタル−アナログ変換器に２進電流源装置を使
用する場合に、所定のビット電流とすべてのより下位の
ビット電流の合計との間の相違は、他の場合には単調性
誤差が起こるから正でなければならぬ。そのような誤差
は、所定のビット電流がオンに切り換えられた場合及び
すべてのより下位のビット電流がオフに切り換えられた
場合に、主として起こる。そのような誤差は、電流源装
置６０の電流源トランジスタの電流の不均一によって引
き起こされ、その不均一は、今度はそれが温度傾斜、不
純物濃度傾斜、酸化被膜厚さの傾斜及びマスクの誤配設
のような全ての種類の傾斜及び変動によって引き起こさ
れる。本発明に従って、２進で重み付けされた電流の相
互の比率へのこれらの混乱の影響は、所定の方法でマト
リックス内へ電流源トランジスタを配置することによっ
て減少され得る。

マトリックス内の電流源トランジスタの非常に適切な配
置が１０個の２進で重み付けされた電流Ｉ。

２１、・・・、　２５６１．５１２Ｉを供給する１０個
の電流源１１＋Ｉｌ＋・・・＋　１１０を具える電流源
装置のために示され、それぞれ同数の電流源トランジス
タによって構成された第３図を参照して、その原理を説
明する。全体の電流源装置は１０２４個のトランジスタ
を具える。

これらは、４個の分割されたトランジスタをそれぞれ具
えるマ）　＋Ｊフックス素で構成される３２列と８行と
のマ）　ＩＪフックスして集積回路の表面領域上に配置
される。明瞭化の目的でこれらの４個のトランジスタは
１ブロツクとして示す。２進電流の数のみならず、マト
リックスの大きさが集積回路上の利用可能な表面領域と
回路上のトランジスタ接続の複雑さとによって決められ
る。単純化の目的で所定の電流源と連合されるトランジ
スタの相互接続は図には示さない。このトランジスタ配
置においては、最初に最大の重みを有する電流源と連合
されるトランジスタが配置され、続いて他の電流源と連
合されるトランジスタが重みが減少する順序で配置され
る。電流源Ｉ、。の５１２個のトランジスタが１２８個
のマトリックス要素Ａを覆って分散される。各列は４個
の要素を具え又各行は１６個の要素を具え、これらの要
素人の間の相互距離は可能な限り大きく選ばれる。電流
源■、の２５６個のトランジスタは６４個の要素Ｂを覆
って分散され、各列は２個の要素を具え又各行は８個の
要素を具えている。要素Ｂの間の相互距離は可能な限り
大きく選ばれる。電流源ｌ８０１２８個のトランジスタ
は各列に１個の要素と各行に４個の要素とを持った３２
個の要素Ｃを覆って分散され、これらの要素の間の相互
距離は再び可能な限り大きく選ばれている。電流源１７
〜１１のマトリックス要素の数は、これらの電流源に対
して各列に１個の要素を配置することが不可能であるよ
うに、マトリックスの行の数より小さい。これらの電流
源を構成する所定の電流源と連合されるマトリックス要
素は、まだ占拠されていないマトリックス内の位置を覆
って可能な限り平均して分散され、一方、マトリックス
要素間の相互距離は再び可能な限り大きく選ばれる。こ
の場合には、まだ電流源に残っている最大のマトリック
ス要素が毎回最初に分散される。この図では電流源Ｉ、
〜Ｉ３のマトリックス要素はそれぞれＤＥＦＧ及びＨに
よって表示される。

電流源Ｉ２及びＩ、はそれぞれ２個のトランジスタ及び
１個のトランジスタを具え、従ってそれぞれ１個のマト
リックス要素全体を満たすことができない。１個のマト
リックス要素が、使用されない１個のトランジスタと一
緒に、これらのトランジスタを収容する。この図ではこ
れは第１列〜第８行の要素であり、その中で電流源Ｉ２
に連合されるトランジスタがＲによって表示され、電流
源■、に連合されるトランジスタがＳによって表示され
、使用されないトランジスタがＳ′によって表示される
。

電流源トランジスタの前述の分散の結果として、各電流
源は集積回路の表面領域を覆って可能な限り平等に分散
される電流源トランジスタによって構成される。従って
、装置中に生じる温度傾斜や不純物濃度変動のような傾
斜及び変動は、各電流源を覆って可能な限り平等に分散
される。従って２進電流源の相互の比率は所定の比率と
一層正確に等しい。集積回路の表面領域を覆うトランジ
スタの前述の配置は、１０ビツトの２進で重み付けされ
た電流源装置がその電流源の相互の比率が所定の比率と
０．５°八。以内で等しく製造され得ることを証明した
。この精度がディジタル−アナログ変換器内にこの装置
を使用した場合に単調性誤差の発生を防止する。

第４図は第３図に示したマトリック−を覆う電流源トラ
ンジスタの分散の修正を示す。電流源ＩＩ。

の５１２個の電流源トランジスタは再び１２８個のマト
リックス要素Ａを覆って分散され、各列及び各行はそれ
ぞれ４個及び１６個の要素を具えている。

これらの要素Ａの間の相互距離は再び可能な限り大きい
。この点で第１６番目の列は例外であり、それを以下に
詳細に説明する。電流源■、の２５６個のトランジスタ
は再び６４個の要素Ｂを覆って分散され、各列は２個の
要素を具え各行は８個の要素を具えている。要素Ｂの間
の相互距離はこのとき再び可能な限り大きく選ばれる。

第１４番目の列は例外である。第１４番目の列は３個の
要素Ｂを具え、それは以下に述べる第１６列の要素Ｂの
欠除と関連する。電流源Ｉ８の１２８個のトランジスタ
は再び各列及び各行にそれぞれ１個及び４個の要素を有
する３２個の要素を覆って分散され、一方その相互距離
は再び可能な限り大きく選ばれる。第１２列は例外であ
る。この列は２個の要素Ｃを収容し、それは第１６列の
要素Ｃの欠除に関連する。電流源りに連合される要素は
第３図と同様に配置される。他の電流源の要素は第３図
と少し異なる方法でマトリックス上のまだ残っている開
放された位置を覆って分散される。この実施例では、第
１６列の第１行に配置される１個のマトリックス要素が
、使用されないトランジスタと一緒に、電流源１１及び
Ｉ２用のトランジスタを収容する。この要素は少なくと
も２個の分離した接続を要求する。この列上の接続の複
雑さを制限するために、４個の要素Ａ中の３個が、それ
らが容易に相互接続され得るように互いに隣り合って配
置される。この電流源装置の特性は第３図に示した装置
の特性とほぼ同一である。

本発明は示した実施例だけには制限されない。

一般に、所定の電流源に連合されるマ）　ＩＪフックス
素の分散は、それぞれがＭ個の電流源トランジスタを具
えるマトリックス要素から成るＲ列及びに行を有するマ
トリックス中に配置゛される２ｐ−１個のトランジスタ
を具えているＮ個の２進で重み付けされる電流を供給す
るための２進で重み付けされた電流源を用いる場合には
、次の条件を満たさねばならない。列の数がＲ≦２ｐ−
’／Ｍであり行の数がＫ≦２ｐ−’／Ｍであることを保
持する各電流源Ｉｐに対して、各列がほぼ２ｐ−１／Ｒ
・Ｍ個の前記電流源に連合されるマトリックス要素を具
え、各行がほぼ２Ｆ−１／Ｒ・Ｍ個の前記電流源に連合
されるマＩ−ＩＪフックス素を具える。各列及び各行内
の電流源のマ）　ＩＪフックス素の間の距離は可能な限
り大きく選ばれる。マ）　ＩＪソックス満たす場合には
、最初に最大の重みを有する電流源の要素が配置され、
それから減少する重みを有する電流源の要素が順次に配
置される。マトリックス要素が各列内及び各行内に置か
れ得ない電流源に対しては、マトリックス要素は毎回複
数行毎に及び複数列毎に配置され、その数は電流源に連
合されるマトリックス要素の数が減少すると共に増大す
る。

マトリックス要素の間の距離は再び可能な限り大きく選
ばれる。

本発明が双極性（バイポーラ−）トランジスタを具える
電流源装置に対して及び単極性（モノポーラ−）トラン
ジスタを具える電流源装置に対しての両方に用いられ得
ることは明らかである。

【図面の簡単な説明】

第１ａ図は２進で重み付けされた電流源装置の第１の基
本的な回路図であり、 第１ｂ図は２進で重み付けされた電流源装置の第２の基
本的な回路図であり、 第２図は２進で重み付けされた電流源装置を具えるディ
ジタル−アナログ変換器の一実施例の回路図であり、 第３図は本発明に従って２進で重み付けされた電流源装
置中でマトリックス表面領域を覆う電流源トランジスタ
の分散を示し、 第４図は第３図に示した電流源トランジスタの分散の修
正である。 ２・・・増幅器　　　　　　ｌＯ・・・データレジスタ
２０・・・入力端子　　　　　３０・・・検出器４０、
６０・・・電流源装置 ５０、７０・・・切り換え回路網 ８０・・・加算点 ９０・・・電流−電圧変換器 特許出願人　　エヌ・ベー・フィリップス・フルーイラ
ンペンファブリケン ＦＩＧ、３ ＦｆＧ、４

Claims (1)

1. 【特許請求の範囲】 １、Ｎ個（Ｎ≧１）の２進で重み付けされた電流を発生
   するためのＮ個の電流源Ｉ＿ｐ（ｐ＝１，…，Ｎ）を具
   える電流源装置であって、前記電流源はそれぞれがＲ×
   Ｎ×Ｍ＝２＾ＮのようなＭ個の電流源トランジスタを具
   えるＲ列及びに行のマトリックス要素を具えているマト
   リックス中に配設される２＾Ｎ−１個のほぼ等しい電流
   源トランジスタを具え、各電流源Ｉ＿ｐは２＾ｐ＾−＾
   １個の電流源トランジスタを具える電流源装置において
   、列の数がＲ≦２＾ｐ＾−＾１／Ｍであり且つ行の数が
   Ｋ≦２＾ｐ＾−＾１／Ｍである各電流源Ｉ＿ｐに対して
   、所定の電流源と連合されるマトリックス要素間のほぼ
   最大可能距離を有しながら、各列がほぼ２＾ｐ＾−＾１
   ／Ｒ・Ｍ個の前記電流源のマトリックス要素を、また各
   行がほぼ２＾ｐ＾−＾１／Ｋ・Ｍ個の前記電流源のマト
   リックス要素を具えることを特徴とする電流源装置。 ２、Ｎビット中のＭビット（Ｍ≦Ｎ）のディジタル入力
   信号を変換するためにＭ個の２進で重み付けされた電流
   発生用の電流源装置を具えたＮビットのディジタル入力
   信号をアナログ出力信号へ変換するためのディジタル−
   アナログ変換器において、該変換器が請求項１記載の電
   流源装置を具えることを特徴とするディジタル−アナロ
   グ変換器。