JPH01248066A - 半導体加速度センサ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体歪みゲージを加速度検出素子として用い
た半導体加速度センサ及び前記加速度検出素子をプラズ
マＣＶＤ法により形成して半導体加速度センサを製造す
る半導体加速度センサの製造方法に関する。

［従来の技術］ 従来、カンチレバー型の加速度センサにおいて９次に掲
げる加速度センサ及びその製造方法が知られている。

（ａ）　　歪みゲージが金属薄又は単結晶等である加速
度センサであって、この金属薄又は単結晶等の歪みゲー
ジを金属製等のカンチレバーに接着させ、加速度センサ
を製造する接着型の製造方法。

（ｂ）　　半導体ウェハーをカンチレバーとし。

この表面に歪みゲージを拡散した加速度センサであって
、いわゆる拡散により加速度センサを製造する拡散型の
製造方法。

しかしながら、上記各々の製造方法による加速度センサ
には次に掲げる欠点があった。

（ａ−ａ）接着型製造方法による加速度センサには、歪
みゲージを薄くするこが困難、金属材料の比抵抗が小さ
い及び接着剤が歪みゲージのクリープの原因となる等の
欠点があった。

（ｂ−ｂ）拡散型製造方法による加速度センサには、半
導体ウェハーの機械的強度が低い等の欠点があった。

そこで、上記各々の欠点を解消する加速度センサの製造
方法として、真空蒸着法により半導体歪みゲージを形成
する提案がなされている（実開昭５０−１４９０７０参
照）。　この加速度センサの構成及びその製造方法につ
いて、以下図面を参照して説明する。

第６図の従来例図において、（ａ）図は加速度センサの
カンチレバー上面のパターンを示す図、（ｂ）図は加速
度センサ全体の側断面図。

（Ｃ）図は半導体歪みゲージがなす抵抗のブリウジ回路
図である。　第６図（ａ）に基づきセンサ部の構成を説
明すると、カンチレバー１の表面には酸化シリコン（図
示せず）等の絶縁膜が予備真空蒸着され、更にこの絶縁
膜上には半導体歪みゲージ素子３ａ−３ｄと金属電極４
ａ−４ｅとがブリッジ回路をなすようバターニングされ
ている。　１０はカンチレバー１の固定端である。　次
に、第６図（ｂ）に基づき、全体の構成を説明すると、
前記パターニングされた歪みゲージ素子面及び金属電極
面に接触しないように整形された重り１ｃがカンチレバ
ー１の一端に装着され、そして同カンチレバーの他端は
前記したように固定端１０に固設されている。　接着剤
１１はカンチレバー１の固定端１０への固設をより確実
なものにする作用をなす外、外部コード１２を固定端１
０に接着させてこの外部コード１２から電気信号を外部
に取り出させる作用及び固定端１０に相対して接着され
る蓋１３と同様、半導体歪みゲージ３ａ−３ｄを外気か
ら遮断する作用をなしている。

最後に、第６図（ｃ）に基づき、この半導体歪みゲージ
のブリッジ回路を説明すると、これは図番３ａ及び３ｃ
をアクティブゲージ並びに３ｂ及び３ｄをダミーゲージ
とするブリッジ回路てなっている。

以上が接着型製造方法及び拡散型製造方法により製造さ
れた加速度センサにみられる欠点を解消する真空蒸着法
により製造された従来の加速度センサの構成である。

［発明が解決しようとする課題］ しかし、上記従来の真空蒸着法により製造された加速度
センサには次に掲げる欠点がある・。

加速度センサの加速度検出素子である半導体歪みゲージ
は真空蒸着法により成膜される。

そして、真空蒸着法は、薄膜にしようとする物質を加熱
蒸発させ、この蒸発物質をある他の物質面に付着させる
方法である。　従って、半導体歪みゲージ（例えば、ｎ
型シリコン薄膜）を成膜する場合、不純物がドープされ
た多結晶シリコンを加熱蒸発させて、ｎ型シリコン薄膜
をカンチレバー上に形成することとなる。

しかしながら、シリコンと不純物との蒸気圧の違いのた
め、これらを−様に蒸発させることは難しく、その結果
、成膜されたシリコン薄膜の不純物も一様とはならなく
なるために、歪みゲージ用抵抗値の再現性及び信頼性等
が低いという欠点がある。

更に、この製造方法によれば、シリコン薄膜の結晶性を
向上させるため、カンチレバーを高温（７００−８００
度Ｃ）で加熱しながら蒸着してゆく必要があるため、従
って、カンチレバーの材質は高温に耐えうる材質、いわ
ゆる高価な材質、に限定されるという欠点がある。

本発明は、上記従来の問題点に鑑み、歪みゲージ用抵抗
値の再現性及び信頼性が高くでき。

かつ、低温（すなわち安価）で製造できる半導体加速度
センサ及びその製造方法を提供することを目的とする。

［課題を解決するための手段及び作用コ上記目的を達成
するために２本発明に係わる半導体加速度センサ及びそ
の製造方法は、カンチレバー型の加速度センサにおいて
、加速度検出素子が薄膜多結晶シリコンである構成の半
導体加速度センサであって、前記加速度検出素子がプラ
ズマＣＶＤ法により積層された構成の半導体加速度セン
サの製造方法である。

このような構成によれば、加速度検出素子は、真空蒸着
法と比較して、より低温で積層できる。　そして、原料
がガスであるため、不純物のドープを容易に、かつ、均
一にできる作用を得ることができる。

［実施例コ 以下本発明に係わる半導体加速度センサ及びその製造方
法の実施例を図面を参照して説明する。　第１図乃至第
４図は本発明に係わる半導体加速度センサの実施例、第
５図はその製造方法の実施例である。

第１図は本発明に係わる半導体加速度センサの第１実施
例を示す図であって、（ａ）図は加速度センサのカンチ
レバー上面のパターンを示す図、（ｂ）図は前記（ａ）
図のＡ−Ａ断面図、（Ｃ）図は半導体歪みゲージがなす
抵抗のブリッジ回路図である。　第１図（ａ）において
、センサ部の構成を説明すると、梁１６の両側に固定部
１ａと重りＩＣとを備えたカンチレバー１の表面には、
プラズマＣＶＤ法により成膜後バターニングされた半導
体歪みゲージ素子３ａ−３ｄと、電子ビーム蒸着法等に
より成膜後バターニングされた金属電極４ａ−４ｄとが
形成されている。　そしてこの電極４ａと４ｃとに電圧
Ｖｉｎを印加ることにより、半導体歪みゲージ素子３ａ
−３ｄを介して、金属電極４ｂと４ｄとから電圧Ｖｏｕ
ｔを出力し、これにより抵抗値の変化量を測定する。　
尚カンチレバー１が導電性を有する場合は、第１図（ｂ
）に示すように、絶縁膜２として、シリコン（Ｓｉ０２
）等を予め蒸着しておき、この上に、半導体歪みゲージ
３・と、金属電極４とを順次積層後パターニングして、
最後に、これらを外気の湿度やごみ等から保護するため
の保護膜（ＳＩＮｘ等）を積層する。　次に、第１図（
ｃ）において、この半導体歪みゲージのブリッジ回路を
説明すると２図番３ａ及び３ｃをアクティブゲージ並び
に３ｂ及び３ｄをダミーゲージとするブリッジ回路であ
って、アクティブゲージ３ａ。

３ｃは梁ｌｂ上に形成されている。

以上の実施例の構成によれば、加速度センサに加速度が
負荷されると、これに応答して、梁ｌｂと重りＩＣとが
厚みの方向（第１図（ｂ）の図示上下方向）に振動し、
したがフて梁ｌｂ上に成膜された半導体歪みゲージ３の
抵抗値が変化するので、この変化量をブリッジ回路の出
力として取り出し、これにより加速度を検出して測定す
ることができる。

尚２本実施例のカンチレバー１の材質はステンレスであ
るが、カンチレバーの材料選定上で留意すべき点は強度
及び耐熱性である。　カンチレバーは、加速度が負荷さ
れた際柔軟性に冨み、よく曲がり、かつ、大負荷時でも
破壊されない強度が必要であって、それ故引っ張り強さ
が大きくてヤング率の小さい材質を選定すべきである。

　更に、半導体歪みゲージの成膜の際のプラズマＣＶＤ
法におけるある程度（略５００度Ｃ）の耐熱性をも備え
る材質を選定すべきである。

更に、カンチレバー１の梁１ｂの輻及び厚み並びに重り
ＩＣの重量の関係は、加速度の測定レベルを決定するた
めに重要である。　梁１ｂの体積（幅Ｘ厚み）と重りＩ
Ｃの重量との比（重りの重ｆｆｉ／梁の体積〉が大きい
ならば小さな加速度を、逆にこの比が小さいならば大き
な加速度を計測できるカンチレバーとなる。　そこで、
梁１ｂや重り１ｃの形状は、前述の比と密接な関係があ
って以下これを述べる。　本実施例においては、梁１ｂ
が２本であるものを例として取り上げたが、前述の比の
関係を参酌すれば任意（１本乃至複数本）に選択するこ
とも可能である。　例えば９次に掲げる構成の半導体加
速度センサの実施例である。

第２実施例・・・梁１ｂと重り１ｃとが同形状のもの（
第２図（ａ））。

第３実施例・・・梁１ｂが１本のもの（第２図（ｂ））
。

第４実施例・・・カンチレバー１の部位１ｃを重りｌｃ
とするもの（第１図の第１実施例。

第２図（ａ）、（ｂ））。

、第５実施例・・・梁１ｂの厚みを少なくし部位１ｃを
重り１ｃとするもの（第３図（ａ））。

第６実施例・・・別途重り１ｃをカンチレバー１の重り
部に接着又はネジ止め等で装着したもの（第３図（ｂ）
）。

第７実施例・・・カンチレバーを上記例（１）−（５）
のように−個の材料のみを連続してて重りをも作製する
のではなく、固定部１ａと重り１ｃとは金属等で、又梁
１ｂは別途蒸着等により成膜済みの薄膜を用いたもの（
第４図）。

最後に２本発明に係わる半導体加速度センサの製造方法
の実施例を２図面に基づき、具体的に説明する。　第５
図（ａ）−（ｆ）は前述の第１実施例の半導体加速度セ
ンサの製造工程を示す図である。

第１工程・・・厚さ約０．５ｍｍのステンレス板（ＳＵ
Ｓ３０４）の片面を鏡面仕上げする（第５図（ａ））。

　　これは以降で積層する薄膜の異状成長による不良の
防止及びパターニング精度の向上を図るための工程であ
る。

第２工程・・・絶縁膜２として、プラズマＣＶＤ法のよ
りガス（Ｓ　ｉ　Ｈ４＋Ｎ２０）を原料とし、約５００
度Ｃ下で、酸化シリコン（Ｓ１０２）膜をステンレス板
全体を覆うように略１μｍ積層する（同図（ｂ））。

第３工程・・・歪みゲージ３として、プラズマＣＶＤ法
により、ｎ型ならばガス（ＰＨ３＋、５ｉＨ４）、ｐ型
ならばガス（Ｂ２　Ｈ６＋５ｉＨ４）を用い、約５５０
度Ｃ下で、多結晶シリコンを約０．５μｍ積層後フォト
リソグラフィでパターニングする（同図（Ｃ））。

第４工程・・・金属電極４として、アルミニューム（Ａ
Ｉ）等を電子ビーム蒸着法等により約２μｍ　ｆａｔ　
Ｎ後フォトリソグラフィでパターニングする（同図（ｄ
））。

第５工程・・・外気や湿度から保護するために保護膜５
として、プラズマＣＶＤ法により。

ガス（ＮＨ４＋Ｓ　ｉ　Ｈ４）を用い、約３５０度Ｃ下
で、窒化シリコン（ＳｉＮｘ）膜を積層する。　そして
パターニングはメタルマスクを用いて積層時におこなう
（同図（ｅ））。

第６エ程・・・最終工程として、ステンレス板をカンチ
レバー１の形状に整形する（同図（１ｆ））。

以上の工程により、第１実施例の半導体加速度センサは
完成する。

［発明の効果コ 以上説明したように１本発明によれば、歪みゲージがプ
ラズマＣＶＤ法により成膜した多結晶シリコンで構成さ
れるため９次に掲げる効果を奏する。

（１）原料がガスであるため、多結晶シリコン薄膜に不
純物を一様にドープすることが容易となる。　したがっ
て歪みゲージの再現性及び信頼性が向上することとなる
。

（２）プラズマＣＶＤ法は、成膜の際、基盤をあまり高
温にしなくても結晶性の良い膜が得られるので、歪みゲ
ージの信頼性が高く、更に、基盤の材質は、従来ものと
比較して、耐熱性の低いものであっても使用することが
可能となる（すなわち低級材料（低コスト）で実施が可
能となる）。

【図面の簡単な説明】

第１図乃至第４図は本発明に係わる半導体加速度センサ
の実施例図、第５図は第１実施例の半導体加速度センサ
の製造方法の実施例を示す図、第６図は従来技術に係わ
る真空蒸着法により製造された半導体加速度センサの実
施例図であって、詳細は以下の通り。 第１図・・・本図は第１実施例図であって、（ａ）は加
速度センサのカンチレバー上面のパターンを示す図、（
ｂ）は前記（ａ）のＡ−Ａ断面図、（Ｃ）は半導体歪み
ゲージがなす抵抗のブリッジ回路図 第２図・・・本図は第２実施例乃至第４実施例図であっ
て、（ａ）は梁１ｂと重りとが同形状の第２実施例図及
びカンチレバー１の部位ＩＣを重りＩＣとする第４実施
例図、（ｂ）は梁１ｂが１本の第３実施例図及び前記（
ａ）同様カンチレバー１の部位１ｃを重り１ｃとする第
４実施例図 第３図・・・本図は第５実施例及び第６実施例図であっ
て、（ａ）は梁１ｂの厚みを少なくし部位１ｃを重りＩ
Ｃとする第５実施例図。 （ｂ）は別途重り１ｃをカンチレバー１の重り部に接着
又はネジ止め等で装着した第６実施例図 第４図・・・本図は、カンチレバーを、固定部１ａと重
りＩＣとは金属等で、又梁１ｂは別途蒸着等により成膜
済みの薄膜を用いた第７実施例図 第５図・・・本図の（ａ）−（ｆ）は第１実施例の半導
体加速度センサの製造工程図 第６図・・・本図の従来例図は、（ａ）は加速度センサ
のカンチレバー上面のパターンを示す図、（ｂ）は加速
度センサ全体の側断面図、（Ｃ）は半導体歪みゲージが
なす抵抗のブリッジ回路図 １・・・・カンチレバー １ｂ・・・梁 １ａ・・・固定部 ＩＣ・・・重り ２・・・・絶縁膜 ３・・・・半導体歪みゲージ ３ａ、３ｂ、３ｃ、３ｄ・・・ 半導体歪みゲージ素子 ４　（４ａ、４ｂ、４ｃ、４ｄ）　・・・金属電極 特許出願人　　株式会社小松製作所 代理人　（弁理士）岡　１）和　喜 （ａ） （ｂ） 笑２図 （ａ） 第３図 １ａ　　　　’ｌｂ　　　　　　’Ｉｃ第４図 第５図

Claims (2)

【特許請求の範囲】
1. （１）カンチレバー型の加速度センサにおいて、加速度
   検出素子が薄膜多結晶シリコンであることを特徴とする
   半導体加速度センサ。
2. （２）カンチレバー型の加速度センサの製造方法におい
   て、加速度検出素子をプラズマＣＶＤ法により積層して
   半導体加速度センサを製造することを特徴とする半導体
   加速度センサの製造方法。