JPH01248074A - 診断容易化回路を有するｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプリント基板上へ恰載されたＬＳＩを診断する
場合に診断法が容易となるＬＳＩの診Ｉｖｒ容易化回路
に係り特に、インサーキットテスタな用いて行うプリン
ト基板のテストに好適なＬＳＩの診断容易化回路に関す
る。

〔従来の技術〕

従来のインサーキットテスタによるプリント基板のテス
ト方法については、日経エレクトロニクス（Ｎα３９１
）１９８６年３月２４日号の第２６７頁からＭ２７５員
で論じられている。

上記従来技術ではＬＳＩやＶＬＳＩのような犬脱模集積
回路をプリント基板上へ搭載した場合、該ＬＳＩの正当
性をインサーキットテスタで確認するため、プリント基
板上に搭載した状態ではなくＬＳ　Ｉ単品での製造後の
検査やＬＳＩ購入後の受は入れ検査で使用したテストパ
ターンをそのまま使用していた。

〔発明か解決しようとする課題〕

この様な従来技術によるテストパターンは一般的にＬＳ
Ｉ内部の素子レベルの故障を発明する事を目的に作成さ
れているためテストパターン数も数千から多いものでは
数万パターンになる場合があり問題となっていた。すな
わちテストする際にはテスト時間が長時間必要となり、
このためｇＬＳＩの前段に位置する部品の出力ビンには
インサーキットテスタから送り込まれる強ｆｆｊｌＪ　
を流が長時間印加される事になり前段の部品を破よする
という問題点や、ＬＳＩをテストするためのパターンが
複雑であり該ＬＳＩが正常に動作しない場合、この原因
が該ＬＳＩ自体の故障によるものか、インサーキットテ
スタ上でテストするために該ＬＳＩの周辺回路か動作し
この信号が該ＬＳＩに再び入力し、入力信号が不安定に
なり異常動作したものであるのか判断できないという問
題点があった。

本発明の目的はインサーキットテスタの少なく単純なテ
ストパターンでも十分診断可能なＬＳＩの診断容易化回
路を提供することにある。

〔課題を解決するための手段〕

上記目的は、ＬＳＩの内ｍ　Ｂｍ　ＥＪＡと入出力用外
部バッファゲートの間に迂回回路を挿入し、テスト実施
時にはＬＳＩ入出力ビンおよびこれに付随する外部バッ
ファーゲートの全てをＬＳＩ内部＠埋から切り離すよう
に構成することで達成される。

この迂回回路は入力ビンと全ての出力ピンが内部論理回
路を全く介さずいわば４通状態にある様に接続さｎる回
路である・この迂回回路は又、複数の入力ビンが存在す
る場合には、入力ビンを１ビンづつ選択し全出力ビンに
入力ビンと同じ１直を出力できる様アドレスデコーダに
より選択できる様に構成される。

〔作用〕

発明者の知見によれは基板上のＬＳＩの正当性を診断す
る場合はＬＳＩの内部回路そのものの検証は必要とされ
ない。これはＬＳＩの内部回路は外部バッファゲートに
より保護されているためで、ＬＳＩの受は入れ検査で合
格したＬＳＩがプリント基板上で正常動作しない故障の
原因は主としてＬＳＩビンのプリント基板への装着時の
半田ブリッジか又は静電気による外部バッファゲートの
静置破壊である。従ってＬＳＩビンが正しくプリント基
板へ半田付けされているか、外部バッファゲートが仮壊
されていないかを検証すればプリント基板上での該ＬＳ
Ｉの正当性は保障される。

本発明によれば診断時には入力信号は入力ビンから外部
バッファーゲートを通った後、迂回回路を経由してその
ままの形で外部バッファーゲートを通じ出力ピンに至り
出力信号となる。従って、インサーキットテスタのテス
トパターンは胸程回路における信号処理を考慮する必要
が無く、浦単かつ少ない数で済ませることができる・〔
実施力〕 以下、本発明の実施例を図を用いて説明する。

第１図は本発明に係るＬＳＩ診断診断化易化回路実施Ｖ
＋］を組み込んだＬＳＩの回路図である。

ＬＳＩを診断する場合には、診断制御ビン（ＴＥ）１に
ハイレベルの信号が与へられる。この信号は入力バッフ
ァーゲートを通過し、ＡＮＤゲート１２に反転したロー
レベル１ｇ号として入力され本ＡＮＤゲート１２にはＬ
ＳＩ内部編埋回路７がらの出力信号１０も入力されるが
、上述の診断制御ビン１から入力した信号によりこの出
力信号１ｏはＡＮＤゲート１２の出力１３には装着しな
い。すなわちＬＳＩ内部五浦埋回路７の出力信号１０は
ＡＮＤゲ−）１２により阻止される。

入力ピン２の各々にはあらかじめＩｌ〜Ｉｌｌのアドレ
スが与えられている。今入力ピンのうち入力ピン■２を
診断しようとする場合には、診断信号としてまずハイレ
ベル信号がこの入力ピンＩ２に与えられる。この時、入
力ピンアドレス選択ピン３にはアドレスＩ２に対応する
ビットパターン信号が与えられる。この信号はバッファ
ゲートを介しアドレスデコーダー４へ入力される。この
狛来アドレスデコーダー４の出力信号のうちＩ２＆Ｃ対
応するアドレスの出力信号がハイレベルになる。このハ
イレベル信号はＡＮＤゲート５へ入力する。ＡＮＤゲー
ト５には入カピンエ２より入力した信号（ハイ−レベル
）が入力されている。この結果ＡＮＤゲート５の出力信
号はハイレベルとなり入力信号のＯＲ，ゲート６へ入力
される。この時アドレスＩ２に対応しないアドレスデコ
ーダーの信号は全部ローレベルとなっている。このため
ＯＲゲート６の出力信号には入力ピンＩ２に与えたノ１
イレベル信号が出力される。この信号はＡＮＤゲート８
へ入力される。ＡＮＤゲート８には診断制御ピン１で与
えたハイレベル信号が同時に入力される。ＡＮＤゲート
８の出力はテスト入力信号９となりＯＲゲート１４へ入
力される。ここで、ＯＲゲート１４はすべての出力バッ
ファーゲート１６？よび出力ピン１７にそれぞれ対応し
て設けられており、その出力は出力ピン１７のそれぞｎ
の出力となっている。

このときＬＳＩ内部ｇｆａ’１７の出力信号はＡＮＤゲ
ート１２により阻止されローレベルとなりＯＲゲート１
４へ入力しているから、ＯＲゲート１４の出力には、入
力ピンＩ２で与えたハイレベル信号が出力すれ、出力ピ
ン１７のすべてにハイレベル信号が出力される。

一方、入力ピンエ２にローレベル信号が与えられた場合
にはＯＲゲート６の出力はローレベルとなりＡＮＤゲー
ト８の出力であるテスト入力信号はローレベルとなる。

この結果すべての出力ピン１７にはローレベルが出力さ
れる。

以上説明したように入力ピンＩｌ−＆に与えた診断信号
（テストパターン）は内部論理回路７を経由せず、迂回
してすべての出力ピン１７に出力されることになる。

診断制御ビン１にローレベル信号が入力された場合には
ＡＮＤゲート１２に反転した信号ハイレベルが入力され
る。この時ＬＳＩ内部論理回路７の出力が同時にＡＮＤ
ゲート１２へ入力される。

この結果ＬＳＩ内部論理回路７の出力信号は阻止されず
にＯＲゲート１４へ入力され、そのまま出力ピン１７へ
出力される。従って診断時ではない通常の場合には診断
制御ピン１にローレベルの信号を与えておけば良く、前
述の迂回回路は動作しない。

第２図はＬＳＩをプリント基板上へ搭載しインサーキッ
トテスタでテストする場合の説明図であるＯ 図中Ｌ　Ｓ　Ｉ　２０はプリント基板２５上に恰戦さル
他のＩＣ２１と接続されている。インサーキットテスタ
２２のプルーグピン２３．２４はＬＳＩの入力信号ピン
ｔ　２．３．及び出力信号ピン１７にそれぞれ接続され
ている。

診断に当っては診断制御ピン１にハイレベル信号を印加
して診断状態とじ入力ピン２のそれぞれにハイレベル、
ローレベルの信号を順次印加すると同時に入力ビンアド
レス選択ピンには診断しようとする入力ピン２のアドレ
スに対応するビットパターンを与えてゆく。

ＬＳＩ回路の故障にはハイレベル信号の故障とローレベ
ル信号の故障がある。以上のよう各入力ピン２のそれぞ
れについてハイレベル、ローレベル信号を印加して出力
ピン１７すべての出力を稠べることにより入出力ピンの
それぞれについて故障検出が可能となる。

第３図は、通常の論理動作状態において、入力ビンアド
レス選択ピン３を入力ピンとして共用して使用する場合
の回路例を示したものである。

入力ビンアドレス選択ピン３へ入力した信号は内部論理
回路７とアドレスデコーダ４へ並列的に接Ｍしている。

診断状態の時にはアドレスデコーダ４と内部論理回路７
へ同時に入力信号が与えられるが内部論理回路７へ入っ
た信号はゲート１２により全てローレベルの信号へ変換
されるため、テスト入力信号９と競合する事はない。

診断時以外の通常時には診断制御信号はローレベルに設
定し、ＡＮＤゲート８で入力ビン２がら迂回回路を保油
して来た信号をローレベルにする。

この結果入力ピン２忘よび共用する入力アドレスビン３
から与えた信号はＬＳＩ内部論坤回路７へ入り内部論理
回路を駆動し信号線１０へ出てくる。

この時ＡＮＤゲート１２は診断料＃信号がローレベルで
あることより信号値１０ヲ阻止することなく出力１６へ
伝播させる。またテスト入力信号９はローレベルになっ
ている事より内部ｉ！回路の出力信号機１０の信号値は
さらにゲート１４を通過し出力バッファゲート１６へと
伝播し出力ビン１７からＬＳＩ外へ出力される。

第４図は、内部論理回路中に他の目的のために設けられ
たアドレスデコーダを共用させる実施例である・第４図
と異なる点はアドレスデコーダの出力信号を内部ｍ　Ｊ
ｌ　（７）へ入力している点である。

第５図は双方向信号ビンが存在する場合にこのビンに係
る入力バッファゲート、出力ドライステートバッファゲ
ートの動作を診断する本発明の診断容易化回路の実施例
を示した図である。双方向ビンの動作を確認するために
は入力動作、出力動作の双方を６ＩＩＷｌする必要があ
る。これを図中の双方向ビン６００を例として用い説明
する。まず双方向ビン６００を入力ビンとして診断する
場合、診断制御ビン１よりハイレベル信号を与える。こ
の信号は信号線６１４を保油し反転しＡＮＤＮ−ゲート
７ヘローレベル信号となって入力する。ＡＮＤゲート６
１７へは同時にＬＳＩ内部論理回昂７かも出力される内
部論理回路７からの出力イネーブル信号も入力する。こ
の結果ＬＳＩ内ｓ＠４回路７より出力されたイネーブル
信号はＡへＤゲート１７により阻止される。

次に、入力ビンアドレス選択ビン３に予め付与しである
双方向ビン６００のアドレスをビットパターンで与える
と、ここで与えたアドレスがアドレスデコーダ４で１本
選択され信号線６０３ヘハイレベル信号で伝播する。こ
の信号はＡＮＤゲート６２０へ反転しローレベルとなっ
て入力する。

ＡＮＤゲート６２ｏへは同時に診断制御ビン１よりハイ
レベル信号が入力しＡＮＤゲート６２ｏの出力信号はロ
ーレベルとなる。この時ＡＮＤゲート６１７とＡＮＤゲ
ート６２０の出力は共にローレベルとなりこの信号はＯ
Ｒゲート６１８へ保油し信号線６１９を介し出力ドライ
ステートバッファゲート６０１のイネーブル信号として
入力する。

この結果出力トライステートバッ７アゲート６ｏ１はハ
イインピーダンス状態となる。

次に双方向ビン６００へ入力信号としてハイレベルを与
えた場合この信号は出力ドライステートバッファゲート
６０１と入力バッファ’ｙ’−）６゜へ伝播する。ここ
で出力ドライステートバッファゲート６０１は前の操作
によりハイインピーダンス状態になっているため逆亀凡
が流れる拳による該ゲート６０１の仮象が発生すること
はない。

一方人カバッファゲート６ｏ２へ伝播したハイレベル信
号は次にＡＮＤゲート６ｏ５へ入力され同時にアドレス
デコーダ４で選択された信号線、１５０３忙あるハイレ
ベル信号がＡＮＤゲート６０５へ入力される。この結果
出力信号６０６はハイレベルとなり信号＠６０６を伝播
しＯＲゲート６へ入力し全ての出力ビン１７ヘハイレペ
ル信号が出力される。

一方、双方向ピン６００ヘローレベル信号が与えられた
場合、ＡＮＤゲート６０５０人力信号がローレベルとな
るため信号線６０６を伝播する信号はローレベルとなり
ＯＲゲート６へ入力した結果ＯＲゲート乙の出力はロー
レベルになりＡＮＤゲート８の出力であるテスト入力信
号はローレベルとなる。この結果すべての出力ピン１７
にはローレベルが出力される。

以上の様に診断制御ビン１をハイレベルにし入力ビンア
ドレス選択ビン３へＬＳＩの入力ピンとして扱う双方向
ビンのアドレスを与え、診断信号を該双方向ビンへ与え
る事により、該双方向ビンは入力ピンとして動作し、与
えた診断信号はＬＳＩ　Ｐ’３　ｓ＠塀回路７を経由せ
ずすべての出力ピン１７へ出力されることになる。

また双方向ピン６００を出力信号として扱う場合には診
断信号は１１〜■ｍの何れかの入力ピンから与え、この
結果を双方向ピン６００より出力する事になる。以下こ
の動作を説明する。

最初に診断制御ピン１ヘハイレベル信、号を与えＡＮＤ
ゲート６１７によりＬＳＩ内部論理（ロ）路７から出力
されるイネーブル信号をローレベルにする・次に任意の
入力ビンを選択する、仮に工２を診断信号入力ピンとし
て選択し、該ピンに対し予め与えられているアドレスを
入力ピンアドレス選択ピン６よりビットパターンで与え
る。この時アドレスデコーダ４の出力信号は選択した入
力ピンＩ２以外全てローレベルとなるためＡＮＤゲート
６２０へ伝播するアドレス選択信号６０３はローレベル
となるがＡＮＤゲート６２０へは反転したｍ　Ｑ値で入
力されるため入力信号はハイレベルとなる。またＡＮＤ
ゲート６２０へは診断制御ビン１から入力したハイレベ
ルが同時に入力されるためＡＮＤゲート６２０の出力は
ハイレベルとなる。

この結果ＯＲゲート６１８の入力信号はＡＮＤゲ−）６
２０の出力ハイレベルとＡＮＤゲート６１７の出力ロー
レベルとなり、ＯＲゲート６１８の出力信号はハイレベ
ルとなる。この信号を出力トライステートバッ７アゲー
ト６ｏ１のイネーブル信号として入力する事により該バ
ッファゲート６ｏ１は出力状態となる。

次に選択した入力ビンエ２から診断信号を与える事によ
り、この信号はＯＲゲート６を通りＡＮＤゲート８を通
過しＯＲゲート１４へ入力される。

この時ＬＳＩ内部論理回路７かもの出力信号６０７はＡ
ＮＤゲート１２により阻止されローレベルになるためＯ
Ｒゲート１４の出力信号６１２には入力ピンＩ２から与
えられた診断信号が伝播して米る。この信号は出力ドラ
イステートバッファゲート６０１に入力するが該バッフ
ァゲート６ｏ１は先の動作により出力状態になっている
ため、双方　　−回ビン６００へＩ２に入力した診断信
号が出力される。この時、双方向ピン６０ｏより出力さ
れている信号値が入カバッファグート６ｏ２を介し書入
力されるか、これはアドレスデコーダ４の出力信号６０
３がローレベルの信号でＡＮＤゲート６０５へ入力され
ている事により阻止できる。また信号線６０４を介して
ＬＳＩ内部論理回路７へ再入力する信号については、Ｌ
ＳＩ内部論理回路７の出力を全て阻止する回路構成にな
っているため内部論理回路７がどのような動作をしても
出力信号に影響を与えないため阻止する必要はない。

以上説明した様に、双方向ピンに対しては、該ピンを入
力として選択した場合は入力ビンとして動作し、それ以
外は出力ビンとして動作する回路構成となっている。

通常論理動作の場合には診断制御ピン１にローレベル信
号を与える事により迂回回路は動作せず、ＬＳＩ内部論
理回ｊ２）７からの出力が各出力ピン１４または双方向
ピン６００へ出力される。

第６図は、診断専用に設けた入力ビンアドレス選択ピン
５に故障がある場合、これを検出する診断容易化回路を
付加したＬＳＩの回路図である。

ＬＳＩ診断を行うため、まず診断制御ビン１にハイレベ
ル信号が与えられる。この信号はＡＮＤゲート３２へ入
力する・次に入力ピンアドレス選択ピン３に与えられた
信号値はアドレスデコーダ４とＯＲゲート３１へ入力さ
れる。ＯＲゲート３１へ入力入ったすべてのアドレス選
択信号はＯＲをとられＡＮＤゲート３２へ伝播しこの結
果がＯＲゲート３４へ入る。この時のＡＮＤゲート１２
の出力は、ＬＳＩ内部論理回路７の出力信号を阻止して
いるためローレベルとなっている。従って入力ピンアド
レスから与えた論理値はバッファゲート５５を遥り出力
ビン３６へ出力される。

この回路を使って入力ビンアドレス選択ピン５の故障を
検出するには、まず入力ピンアドレス選択ピンへすべて
ローレベルの信号を与える。この時出力ピン３６ヘハイ
レベルの信号が出力されればこの回路にはハイレベル固
定の故障がある事が解る。また入力アドレスピン３に、
初めすべてローレベルの信号を与え出力ビン３６にロー
レベルの信号が出力される事を確認し、次に入力アドレ
スピン選択ピン３の中の１ピンを込択し、ローレベルの
１Ｍ号をハイレベルに変化させる＠この特出。

カピン３６がローレベルのまま変化しない場合このビン
にはローレベル固定の故障がある墨が解る。

この様にローレベルからハイレベルに入力信号ヲ変化さ
せる操作を入力ビンアドレス選択ビン３に対し行う事に
よりローレベル固定故障を検出できる０ 第７図は入力ピンアドレス選択ビンの故障を検出する本
発明の診断容易化回路別の実施例である。

これは入力ピンアドレス選択ビン３へ入力した信号を、
他の入力ビン１１〜工ｍのテスト入力信号９より分離し
、独立して出力できる様に構成した回路である〇 入力ピンアドレス選択ビン７へ入力した信号は各々ＯＲ
，回路７１へ入力する。この０几回路７１へはＬＳＩ内
部論理回路７の出力信号阻止用ＡＮＤ回路１２の出力信
号が入力されている。この時診断制御ビン１へはハイレ
ベルの信号が与えられているためこのＡＮＤゲート１２
の出力信号はローレベルになる。従って入力ピンアドレ
ス選択ビン６へ与えた診断信号はＯＲゲート７１ヲその
まま通過し出力バッ７アゲート１６′？：介し出力ビン
１７へ出力される。

このため、入力アドレスビン選択ビン３へ与えた診断信
号と入力アドレスビン選択ビン３に対応する出力ビン１
７の出力信号の値が異なる場合、当該ビンに故障かある
事がわかる。

〔発明の効果〕

本発明によれは、プリント基板上に搭載したＬＳＩのテ
ストを実施する除、テストパターン数を入力ビンｄｘ　
３で実施でき非常に少ない数で実現できる。また入力テ
ストパターンと出力テストパターンの間係も、入力ビン
に与えた論坤イ直がそのまま全出力ビンに出力されると
いう簡単なものでありＬＳＩが持っている機能とは無関
係にテストパターンが発生できるためテストパターン作
成に必要な期間も、テスト時の不良解析も容易にでさる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のＬＳＩ診断容易化回路を組
み込んだＬＳＩの回路図、第２図はＬＳＩをプリント基
板上へ搭載しインサーキットテスタでテストする場合の
胱明図、第３図から第７図までは本発明をＬＳＩ診断容
易化回路の他の実施例を示す回路図である。 １・・・診断制御ビン、２・・・入力ピン、３・・・入
力ビンアドレス選択ビン、４・・・アドレスデコーダ、
５・・・ＡＮＤゲート、６・・・ＯＲゲート、７・・・
ＬＳＩ内部論坤、　８・・・ＡＮＤゲート、　１２・・
・ＡＮＤゲート。 １４・・・ＯＲゲート、１６・・・出力外部バッファゲ
ート。 １７・・・ＬＳＩ出力ビン、２０・・・ＬＳＩ、２２・
・・インサーキットテスタ、２５・・・プリント基板。 、、、、’）、。 代理人弁理士　小　川　勝　男−′ 見　ｌ　凶 弗２必 声 第３区 晃４区 易６０ γ工 晃乙区 ａＯべ′

Claims (1)

1. 【特許請求の範囲】 １、信号入出力用のピンと外部バッファーゲートと内部
   論理回路とからなり、信号入出力ピンと内部論理回路間
   の信号伝達を外部バッファーゲートを介して行なうＬＳ
   Ｉにおいて、前記ピンのうち所定のものに入力された制
   御信号により内部論理回路の出力信号が信号出力用ピン
   の外部バッファーゲートに伝達されるのを阻止する阻止
   回路と、当該制御信号により信号入力用ピンのうち特定
   の一からの入力借号を選択し、その入力信号を当該入力
   信号用ピンの外部バッファーゲートから前記内部論理回
   路を介さず直接信号出力用ピンのすべてに当該信号出力
   用ピンの外部バッファーゲートを通じて出力する迂回回
   路とを設けてなるＬＳＩ診断容易化回路。 ２、阻止回路はハイ又はローレベルの制御信号と内部論
   理回路からの出力信号とを入力信号とするＡＮＤ回路か
   らなる請求項１記載のＬＳＩ診断容易化回路。 ３、迂回回路は、信号入力用ピンの個々に対応したビッ
   トパターンをもつ制御信号により入力信号ピンのうちの
   特定の一に対応するアドレスに信号を出力するアドレス
   デコーダーと、当該アドレスデコーダーの出力信号と信
   号入力ピンから外部バッファーゲートを経て伝達された
   入力信号とを入力信号とし特定の入力信号ピンからの入
   力信号を選択するＡＮＤゲートと、当該ＡＮＤゲートか
   らの入力信号をすべての出力信号ピンへ当該出力信号ピ
   ンの外部バッファーゲートを経て伝達させる当該外部バ
   ッファーゲートのそれぞれに設けられたＯＲゲートとか
   らなる請求項１記載のＬＳＩ診断容易化回路。