JPH01250227A - フェーズドアレイソナー - Google Patents
フェーズドアレイソナーInfo
- Publication number
- JPH01250227A JPH01250227A JP63079659A JP7965988A JPH01250227A JP H01250227 A JPH01250227 A JP H01250227A JP 63079659 A JP63079659 A JP 63079659A JP 7965988 A JP7965988 A JP 7965988A JP H01250227 A JPH01250227 A JP H01250227A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- delay
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、高周波を用い短距離走査を行うフェーズドア
レインナーに関する。
レインナーに関する。
（従来の技術）
医用超音波セクタスキャナにおいては、例えばＢモード
の場合には単発パルスを送波するために各撮動子エレメ
ントにそれぞれ遅延を与えて所望のビームを形成するデ
イレ−マツピングは、チャネル毎に設けられたプリセッ
トカウンタのプリセット語で比較的容易に行えることが
判っていた。
の場合には単発パルスを送波するために各撮動子エレメ
ントにそれぞれ遅延を与えて所望のビームを形成するデ
イレ−マツピングは、チャネル毎に設けられたプリセッ
トカウンタのプリセット語で比較的容易に行えることが
判っていた。
しかし、パルスドプラモードの場合はバースト送波が必
要となり、又、探触子の周波数に応じてバースト波の周
波数も変えてやる必要が生ずる。そのため、通常用いら
れる手法は、十分に細かい刻みの例えば１０ｎｓ（１０
０ＭＨｚ ＞刻みのクロックで送波波形発生回路の発生
した波形をサンプリングし、或いはそれに相当するデー
タを作っておいて、１０μｓの必要長デイレ−を１０ｎ
ｓ程度の必要な分解能で得られるように、１０００段に
も上る長大な可変長高速シフトレジスタを用意する形式
のものとなっている。
要となり、又、探触子の周波数に応じてバースト波の周
波数も変えてやる必要が生ずる。そのため、通常用いら
れる手法は、十分に細かい刻みの例えば１０ｎｓ（１０
０ＭＨｚ ＞刻みのクロックで送波波形発生回路の発生
した波形をサンプリングし、或いはそれに相当するデー
タを作っておいて、１０μｓの必要長デイレ−を１０ｎ
ｓ程度の必要な分解能で得られるように、１０００段に
も上る長大な可変長高速シフトレジスタを用意する形式
のものとなっている。
（発明が解決しようとする課題）
しかしながら、そのような構成では無駄であることが判
ってきた。何となれば探触子の比帯域幅がさほど大きく
ないことを前提として、（ｉ ）エンベロープが大きく
ずれないこと（ｉｉ）局所瞬時位相が合うこと の２条件を満足すれば十分であって、高周波送波波形の
エンベロープのすべてを１／１０波長刻みで合わせる必
要はないからである。
ってきた。何となれば探触子の比帯域幅がさほど大きく
ないことを前提として、（ｉ ）エンベロープが大きく
ずれないこと（ｉｉ）局所瞬時位相が合うこと の２条件を満足すれば十分であって、高周波送波波形の
エンベロープのすべてを１／１０波長刻みで合わせる必
要はないからである。
本発明は上記の点に鑑みてなされたもので、その目的は
、フェーズドアレイ方式の高周波短距離ソナーにおいて
、その性能を損うことなく簡素化された送波ビームフォ
ーマを具備するフェーズドアレイソナーを実現すること
にある。
、フェーズドアレイ方式の高周波短距離ソナーにおいて
、その性能を損うことなく簡素化された送波ビームフォ
ーマを具備するフェーズドアレイソナーを実現すること
にある。
（課題を解決するための手段）
前記の課題を解決する本発明は、高周波を用い短距離走
査を行うフェーズドアレイソナーにおいて、制御０語入
力によってその都度定められるパルス幅のエンベロープ
パルスを送波トリガの入力により発振するパルス発生手
段と、該パルス発生手段の出力信号を前記制御０語入力
に基づき遅延させるエンベロープ遅延手段と、高周波信
号を前記エンベロープ遅延手段の出力パルスによって変
調する手段と、高周波信号の初期位相をその１波長内で
移相させる高周波信号位相調整手段とから成る送波ビー
ムフォーマを具備することを特徴とするものである。
査を行うフェーズドアレイソナーにおいて、制御０語入
力によってその都度定められるパルス幅のエンベロープ
パルスを送波トリガの入力により発振するパルス発生手
段と、該パルス発生手段の出力信号を前記制御０語入力
に基づき遅延させるエンベロープ遅延手段と、高周波信
号を前記エンベロープ遅延手段の出力パルスによって変
調する手段と、高周波信号の初期位相をその１波長内で
移相させる高周波信号位相調整手段とから成る送波ビー
ムフォーマを具備することを特徴とするものである。
（作用）
送波トリガが入力されるとパルス発生手段は探触子の帯
域幅に対応した制御１１１１ｆの入力により決められた
パルス幅のエンベロープパルスを発生する。
域幅に対応した制御１１１１ｆの入力により決められた
パルス幅のエンベロープパルスを発生する。
エンベロープ遅延手段により制御語入力に基づく遅延を
受けた前記のエンベロープパルスは送波周波数の高周波
信号を変調し、この被変調高周波信号は位相調整手段に
より１波長内で位相調整を受ける。
受けた前記のエンベロープパルスは送波周波数の高周波
信号を変調し、この被変調高周波信号は位相調整手段に
より１波長内で位相調整を受ける。
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例の１工レメント分のみを示す
回路のブロック図である。図において、１は送波トリが
入力により発振し、υ」１１］語入力によりパルス幅が
定められるパルス幅可変の単安定マルチバイブレータ（
以下ＭＶという）、２は探触子から送波される基本周波
数の高周波信号「０の１６倍の周波数の高周波信号を発
振する発振器、３は１６「ｏの高周波信号を分周して送
波高周波信号のｆ、を得る分周器で、この出力信号は更
にクロック発生器４で１／２に分周されてエンベロニブ
デイレイ規定用クロックφεを出力している。
回路のブロック図である。図において、１は送波トリが
入力により発振し、υ」１１］語入力によりパルス幅が
定められるパルス幅可変の単安定マルチバイブレータ（
以下ＭＶという）、２は探触子から送波される基本周波
数の高周波信号「０の１６倍の周波数の高周波信号を発
振する発振器、３は１６「ｏの高周波信号を分周して送
波高周波信号のｆ、を得る分周器で、この出力信号は更
にクロック発生器４で１／２に分周されてエンベロニブ
デイレイ規定用クロックφεを出力している。
５はＭＶｌの出力信号を遅延させるための、ＭＶｌの出
力のパルス幅に応じてそのレジスタの長さを変えること
のできる可変長シフトレジスタ（以下ＶＬＳＲという）
、６はシリアルに入力される制御語入力データをパラレ
ルに出力して遅延情報をＶＬＳＲ５に与えるシリアルイ
ン パラレルアウト スタティックシフトレジスタ（以
下５ＩＰＯＳＳＲという）である。高周波信号ｔｏはパ
ルス幅、遅延ｌを制御されたＶＬＳＲ５の出力信号Ｅに
よりアンド回路７において変調されて、前記パルス幅の
高周波バースト信号Ｂが出力される。
力のパルス幅に応じてそのレジスタの長さを変えること
のできる可変長シフトレジスタ（以下ＶＬＳＲという）
、６はシリアルに入力される制御語入力データをパラレ
ルに出力して遅延情報をＶＬＳＲ５に与えるシリアルイ
ン パラレルアウト スタティックシフトレジスタ（以
下５ＩＰＯＳＳＲという）である。高周波信号ｔｏはパ
ルス幅、遅延ｌを制御されたＶＬＳＲ５の出力信号Ｅに
よりアンド回路７において変調されて、前記パルス幅の
高周波バースト信号Ｂが出力される。
８はＶＬＳＲ５と同様に５ＩＰＯ５ＳＲ９からのデータ
によりアンド回路７の出力信号Ｂを遅延させて信号Ｂ′
を出力するＶＬＳＲで、その遅延動作は発振器２の出力
信号により１６ｆｏクロツクを発生するクロック発生器
１０からのクロックにより行われる。このクロックはｔ
ｏの１６倍の周波数であるため、１波長の１／１６刻み
（位相では２２．５°）で遅延させる。前記ＶＬＳＲ８
の出力信号Ｂ′は送信用増幅器１１を経て探触子エレメ
ント１２から送波される。以後の回路は通常の超音波装
置と同様なので省略する。以上の回路において、発振器
２９分周器３．クロック発生器４．１０は全チャネルに
共通に使用することができる。
によりアンド回路７の出力信号Ｂを遅延させて信号Ｂ′
を出力するＶＬＳＲで、その遅延動作は発振器２の出力
信号により１６ｆｏクロツクを発生するクロック発生器
１０からのクロックにより行われる。このクロックはｔ
ｏの１６倍の周波数であるため、１波長の１／１６刻み
（位相では２２．５°）で遅延させる。前記ＶＬＳＲ８
の出力信号Ｂ′は送信用増幅器１１を経て探触子エレメ
ント１２から送波される。以後の回路は通常の超音波装
置と同様なので省略する。以上の回路において、発振器
２９分周器３．クロック発生器４．１０は全チャネルに
共通に使用することができる。
次に上記の実施例の動作を説明する。各チャネルにおけ
る出力信号のパルス幅、遅延量等の情報は制御語として
逐次入力される。この探触子の帯域幅に応じて設定され
た制ｍｅ語入力はスキャナの走査に伴って刻々変化する
。電源を“オン″にすると同時に発振器２は基本周波数
「０の１６倍の周波数ｆ１の高周波信号を発振して出力
する。分周器３はこの高周波信号を分周して基本周波数
ｔｏを出力する。
る出力信号のパルス幅、遅延量等の情報は制御語として
逐次入力される。この探触子の帯域幅に応じて設定され
た制ｍｅ語入力はスキャナの走査に伴って刻々変化する
。電源を“オン″にすると同時に発振器２は基本周波数
「０の１６倍の周波数ｆ１の高周波信号を発振して出力
する。分周器３はこの高周波信号を分周して基本周波数
ｔｏを出力する。
送波トリガが入力されるとＭＶｌは前記制ａ ｉｎ入力
に基づいて規制されたパルス幅のエンベローブバルスを
送波トリガ毎に発生する。５ＩＰＯ８ＳＲ６は制御語の
シリアル入力に対し、ＶＬＳＲ５にパラレル語として出
力し、ＭＶＩの出力パルスをりＯツク発生器４の出力ク
ロックφＥにより遅延させる情報をＶＬＳＲ５に与えて
いる。ＶＬＳＲ５の出力信号Ｅはアンド回路７において
基本周波数ｆ、の信号入力と相俟って信号Ｂとなって出
力される。ＶＬＳＲ８は前述のＶＬＳＲ５と同様に５Ｉ
ＰＯ５ＳＲ９の入力によりクロック発生器１０から与え
られる１６「ｏのりＯツク毎に信号Ｂを遅延させて信号
Ｂ′を出力する。この遅延量は周波数がｆｏの１６倍な
ので１りＯツク毎に波長の１／１６である位相２２．５
°単位でバーニヤコントロールすることができる。
に基づいて規制されたパルス幅のエンベローブバルスを
送波トリガ毎に発生する。５ＩＰＯ８ＳＲ６は制御語の
シリアル入力に対し、ＶＬＳＲ５にパラレル語として出
力し、ＭＶＩの出力パルスをりＯツク発生器４の出力ク
ロックφＥにより遅延させる情報をＶＬＳＲ５に与えて
いる。ＶＬＳＲ５の出力信号Ｅはアンド回路７において
基本周波数ｆ、の信号入力と相俟って信号Ｂとなって出
力される。ＶＬＳＲ８は前述のＶＬＳＲ５と同様に５Ｉ
ＰＯ５ＳＲ９の入力によりクロック発生器１０から与え
られる１６「ｏのりＯツク毎に信号Ｂを遅延させて信号
Ｂ′を出力する。この遅延量は周波数がｆｏの１６倍な
ので１りＯツク毎に波長の１／１６である位相２２．５
°単位でバーニヤコントロールすることができる。
上記の信号のタイミングを第２図によって説明する。（
イ）図は入力の送信トリガで、ＭＶｌは（ロ）図のパル
ス幅Ｗｅのパルスを発生する。このパルスはＶＬＳＲ５
においてエンベロープディレー規定用クロックφＥで所
望遅延ＩＤｅだけ遅らされた信号Ｅとなる（（ロ）図）
。（ハ）図はエンベロープディレー規定用クロックφＥ
の図、（ニ）図は信号Ｅ４！：基本周波数ｔｏとのアン
ド回路７における積の出力信＠Ｂの図、（ホ）図はＶＬ
ＳＲ８によりバーニヤコントロールされた出力信号Ｂ′
の図である。出力信号Ｂ′は送信用増幅器１１で増幅さ
れ、探触子エレメント１２において超音波信号に変換さ
れて送波される。以降の信号処理は通常の装置と同じで
ある。バーニヤコントロールのステップはサイドローブ
の消え残りを出さないため、少な（とも１６段階（２２
，５＠単位）又は８段階（４５°単位）にする必要があ
る。ドプラ信号の実効バースト長はＭＶＩの出力パルス
幅によって決められる。このパルス幅は探触子のインパ
ルス応答のエンベロープの１／２位の刻みで決められる
のが好ましい。例えば「ロー３．５ＭＨｚ Ｍｔｉｌ
ｔ幅−２ＭＨ２の探触子ではりＯツクφＥはφεａ２Ｍ
Ｈ２となる。信号ＢとφＥとは同期関係にある方が都合
がよいのでφεを本実施例のように（１／ ２ ） ｆ
ｏに選び、φＥ−１．７５Ｍ）（ｚを採用するのがよ
い。
イ）図は入力の送信トリガで、ＭＶｌは（ロ）図のパル
ス幅Ｗｅのパルスを発生する。このパルスはＶＬＳＲ５
においてエンベロープディレー規定用クロックφＥで所
望遅延ＩＤｅだけ遅らされた信号Ｅとなる（（ロ）図）
。（ハ）図はエンベロープディレー規定用クロックφＥ
の図、（ニ）図は信号Ｅ４！：基本周波数ｔｏとのアン
ド回路７における積の出力信＠Ｂの図、（ホ）図はＶＬ
ＳＲ８によりバーニヤコントロールされた出力信号Ｂ′
の図である。出力信号Ｂ′は送信用増幅器１１で増幅さ
れ、探触子エレメント１２において超音波信号に変換さ
れて送波される。以降の信号処理は通常の装置と同じで
ある。バーニヤコントロールのステップはサイドローブ
の消え残りを出さないため、少な（とも１６段階（２２
，５＠単位）又は８段階（４５°単位）にする必要があ
る。ドプラ信号の実効バースト長はＭＶＩの出力パルス
幅によって決められる。このパルス幅は探触子のインパ
ルス応答のエンベロープの１／２位の刻みで決められる
のが好ましい。例えば「ロー３．５ＭＨｚ Ｍｔｉｌ
ｔ幅−２ＭＨ２の探触子ではりＯツクφＥはφεａ２Ｍ
Ｈ２となる。信号ＢとφＥとは同期関係にある方が都合
がよいのでφεを本実施例のように（１／ ２ ） ｆ
ｏに選び、φＥ−１．７５Ｍ）（ｚを採用するのがよ
い。
尚、本発明は本実施例に限定されるものではない。例え
ば位相遅延手段としてＶＬＳＲを用いて説明したが、可
変タップデイレーラインを用いてもよい。ＶＬＳＲ５に
よるエンベロープのデイレ−を旧式のデイレ−カウンタ
等により決め、その後単安定マルチバイブレータにより
パルス幅Ｗｅのパルスを得るようにしてもよい。このよ
うにすれば、特に４〜８チヤネルのエレメントサブグル
ープ毎にＷ８の幅を変えてアポダイゼーション処理を行
うときには好都合である。発振器２の発振周波数を１６
ｃｏとして「０を分周によって求めたが発振周波数をｔ
ｏとして、バーニヤコントロール用の周波数を高調波に
より得てもよい。
ば位相遅延手段としてＶＬＳＲを用いて説明したが、可
変タップデイレーラインを用いてもよい。ＶＬＳＲ５に
よるエンベロープのデイレ−を旧式のデイレ−カウンタ
等により決め、その後単安定マルチバイブレータにより
パルス幅Ｗｅのパルスを得るようにしてもよい。このよ
うにすれば、特に４〜８チヤネルのエレメントサブグル
ープ毎にＷ８の幅を変えてアポダイゼーション処理を行
うときには好都合である。発振器２の発振周波数を１６
ｃｏとして「０を分周によって求めたが発振周波数をｔ
ｏとして、バーニヤコントロール用の周波数を高調波に
より得てもよい。
第３図は本発明の他の実施例のブロック図である。図に
おいて、第１図と同等の部分には同一の符号を付しであ
る。図中、１３は基本周波数［０を発振する発振器、１
４は高周波信号ｆ、が入力されると１６個のタップに１
波長の１／１６ずつの遅延を受けた信号を出力するタッ
プ付きデイレーラインで、１６ピツトの遅延量の異なる
信号を出力する。１５は前記のタップ付きデイレーライ
ン１４の出力からその１つを５ＩＰｏ ５ｓＲ９のパラ
レルアウト信号による情報に基づいて選択して出力する
データセレクタである。この実施例ではバーニヤコント
ロールをタップ付きのデイレーライン１４とデータセレ
クタ１５により行い、エンベロープディレーされた信号
との積をアンド回路７で得るものである。
おいて、第１図と同等の部分には同一の符号を付しであ
る。図中、１３は基本周波数［０を発振する発振器、１
４は高周波信号ｆ、が入力されると１６個のタップに１
波長の１／１６ずつの遅延を受けた信号を出力するタッ
プ付きデイレーラインで、１６ピツトの遅延量の異なる
信号を出力する。１５は前記のタップ付きデイレーライ
ン１４の出力からその１つを５ＩＰｏ ５ｓＲ９のパラ
レルアウト信号による情報に基づいて選択して出力する
データセレクタである。この実施例ではバーニヤコント
ロールをタップ付きのデイレーライン１４とデータセレ
クタ１５により行い、エンベロープディレーされた信号
との積をアンド回路７で得るものである。
又、第１図、第３図の実施例で説明したような回路を、
各探触子エレメント毎に持つのではなく、エレメント４
〜８チヤネルのサブアレイ毎にＥ信号を得るまでの回路
を持ち、バーニヤコント０−ル以降の回路だけを各エレ
メント毎に持つようにしても同様な結果を得ることがで
きる。このようにしてもサブアレイ毎に異なるパルス幅
Ｗｅを得るようにすることを併用することを妨げないこ
とは勿論である。
各探触子エレメント毎に持つのではなく、エレメント４
〜８チヤネルのサブアレイ毎にＥ信号を得るまでの回路
を持ち、バーニヤコント０−ル以降の回路だけを各エレ
メント毎に持つようにしても同様な結果を得ることがで
きる。このようにしてもサブアレイ毎に異なるパルス幅
Ｗｅを得るようにすることを併用することを妨げないこ
とは勿論である。
（発明の効果）
以上詳細に説明したように、探触子の帯域制限性を前提
にして、デイレ−マツプのための各チャネルのデイレ−
を高周波信号段階で行うことなく、エンベロープのデイ
レ−と各エレメントにおける局所位相の設定とを別途に
行うようにして、送波ビームフォーマを著しく簡素化す
ることができた。
にして、デイレ−マツプのための各チャネルのデイレ−
を高周波信号段階で行うことなく、エンベロープのデイ
レ−と各エレメントにおける局所位相の設定とを別途に
行うようにして、送波ビームフォーマを著しく簡素化す
ることができた。
特にチャネル数の多い装置においては有効で、実用上の
効果は大きい。
効果は大きい。
第１図は本発明の一実施例の１工レメント分の回路のブ
ロック図、第２図は前記実施例における信号のタイムチ
ャート、第３図は他の実施例の１工レメント分の回路の
ブロック図である。 １・・・ＭＶ ２．１３・・・発振器３・・
・分周器 ４．１０・・・クロック発生器５．８
−ＶＬＳＲ ６，９・５ＩＰＯ５ＳＲ ７・・・アンド回路 １２・・・探触子エレメント１
４・・・タップ付きデイレーライン １５・・・データセレクタ
ロック図、第２図は前記実施例における信号のタイムチ
ャート、第３図は他の実施例の１工レメント分の回路の
ブロック図である。 １・・・ＭＶ ２．１３・・・発振器３・・
・分周器 ４．１０・・・クロック発生器５．８
−ＶＬＳＲ ６，９・５ＩＰＯ５ＳＲ ７・・・アンド回路 １２・・・探触子エレメント１
４・・・タップ付きデイレーライン １５・・・データセレクタ
Claims (3)
- （１）高周波を用い短距離走査を行うフェーズドアレイ
ソナーにおいて、制御語入力によってその都度定められ
るパルス幅のエンベロープパルスを送波トリガの入力に
より発振するパルス発生手段と、該パルス発生手段の出
力信号を前記制御語入力に基づき遅延させるエンベロー
プ遅延手段と、高周波信号を前記エンベロープ遅延手段
の出力パルスによつて変調する手段と、高周波信号の初
期位相をその１波長内で移相させる高周波信号位相調整
手段とから成る送波ビームフォーマを具備することを特
徴とするフェーズドアレイソナー。 - （２）前記エンベロープ遅延手段は、エレメントの帯域
幅に応じた制御語入力によりその分解能が定められるも
のであることを特徴とする請求項１記載のフェーズドア
レイソナー。 - （３）前記エンベロープ遅延手段によるエンベロープデ
ィレーの分解能が基本周波数を分周して得るクロックに
より決定されるものであることを特徴とする請求項１又
は２記載のフェーズドアレイソナー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079659A JPH01250227A (ja) | 1988-03-31 | 1988-03-31 | フェーズドアレイソナー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079659A JPH01250227A (ja) | 1988-03-31 | 1988-03-31 | フェーズドアレイソナー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01250227A true JPH01250227A (ja) | 1989-10-05 |
Family
ID=13696276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079659A Pending JPH01250227A (ja) | 1988-03-31 | 1988-03-31 | フェーズドアレイソナー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01250227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008264286A (ja) * | 2007-04-23 | 2008-11-06 | Hitachi Medical Corp | 超音波診断装置 |
-
1988
- 1988-03-31 JP JP63079659A patent/JPH01250227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008264286A (ja) * | 2007-04-23 | 2008-11-06 | Hitachi Medical Corp | 超音波診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4378596A (en) | Multi-channel sonic receiver with combined time-gain control and heterodyne inputs | |
| US4154113A (en) | Ultrasonic imaging system | |
| US4611494A (en) | Ultrasonic imaging apparatus using digital control | |
| JPS6218168B2 (ja) | ||
| JPH0778492B2 (ja) | 位相調整アレ−デバイス | |
| ES483569A1 (es) | Sistema de formacion de imagen ultrasonico duplex. | |
| US4844082A (en) | Ultrasonic examination apparatus | |
| JPH05340952A (ja) | ドップラ流速計 | |
| JPH084588B2 (ja) | 超音波受信装置 | |
| US4398275A (en) | Linear frequency sweep generator for continuous transmission FM sonar | |
| US2659878A (en) | Ranging system | |
| JPS60253988A (ja) | 側方監視ソナー装置が受信した被変調信号を処理する装置 | |
| GB958960A (en) | Improvements in or relating to radar systems | |
| JPH1033529A (ja) | 超音波撮像方法および装置 | |
| US2666191A (en) | Underwater sound detecting and indicating system | |
| JP2737703B2 (ja) | 超音波受信装置 | |
| JPS6215478A (ja) | 水中探知装置における超音波信号の送信装置 | |
| SU978037A1 (ru) | Устройство дл имитации эхо-импульсов ультразвукового дефектоскопа | |
| SU365558A1 (ru) | Способ измерения расстояний с помощью импульсного источника света | |
| US2500325A (en) | Calibrating apparatus for frequency-modulated radio altimeters | |
| SU432381A1 (ru) | Устройство дл контрол качества материалов по времени распространени ультразвука | |
| SU482670A1 (ru) | Устройство дл измерени скорости распространени ультразвука | |
| JPH0324855B2 (ja) | ||
| CN118226452A (zh) | 一种基于回波反馈调制的激光测距及测速系统与方法 | |
| JPH0116392B2 (ja) |