JPH01251253A - メモリプロテクト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マイクロコンピユークシステムにおいて、記
憶装置内のＲＡＭに対し、書き込みの禁止およ°び検出
のための、メモリプロテクト装置に関する。

〔従来の技術］ 従来のメモリプロテクト装置では、第２図に示す様に検
出対象となるメモリアドレスをレジスタ２０に設定し、
この設定値とＲＡＭへの書き込みのアドレス値との比較
を比較器２１で行い、一致によりメモリプロテクトアド
レスを検出するものであった。

［発明が解決しようとする課題］ このため、メモリプロテクトを行う複数のアドレス、領
域に対しては、レジスタと比較器を多数必要となり、構
成が複雑となる。更に、毎アドレス単位の設定等、柔軟
性を持つメモリプロテクト装置は困難である。

そこで、本発明はこの様な課題を解決するもので、より
簡単な構成により、メモリプロテクトのアドレス、領域
を複数、容易に設定でき、確実に検出し、メモリプロテ
クトを行うメモリプロテクト装置を提供するところであ
る。

〔課題を解決するための手段〕

本発明のメモリプロテクト装置は、マイクロコンビュー
タシステムにおいて、メモリ内のＲＡＭへの書き込みに
対し、アクセスされたアドレスが書き込み禁止領域かを
検出し、メモリプロテクトを行うことを、上記メモリと
は別のメモリ　、を用いることを特徴とする。

［作　用］ 本発明の上記の構成によれば、メモリプロテクト装置に
おいて、メモリを用いることによって、あらかじめメモ
リに書き込まれたデータでアクセスされたアドレスが書
き込み禁止のプロテクト領域かを判断し、プロテクト領
域であれば、書き込みを禁止し、かつ割り込み要求等を
発生することによりマイクロプロセッサ（以下、ＣＰＵ
とする。）に検出を知らせることを可能にするものであ
る。

［実　施　例］ 第１図は、本発明のメモリプロテクト装置の一実施例に
おけるブロック図である。同図中１は、メモリプロテク
トのための検出用メモリであり、同図中２は、マイクロ
コンピュータシステムで通常に使用されるＲＡＭである
６本実施例では検出用メモリ１にデータ幅１ビツトのＲ
ＡＭを使用する。また、検出用メモリｌはＲＡＭ２と同
一のアドレス空間に存在する。検出人力４は検出用メモ
リｌのデータリード端子６に接続され、この信号により
プロテクトアドレス検出、すなわちＲＡＭ２のメモリプ
ロテクトを行う、設定人力３は、データライト人力９と
アンドゲート１１を経由し、検出用メモリ１のデータラ
イト端子５に接続されている。この信号により検出用メ
モリ１へ検出用データを書き込むことができる。

まずプロテクトのための、検出用メモリｌへの検出用デ
ータの書き込みについて、第３図にタイミングチャート
を示し、説明する。検出用メモリ１のデータ入力端子７
にはデータバスの最下位のビットが接続されており、デ
ータ入力端子７の信号により検出用メモリ１にデータが
与えられる。

検出用メモリ１への書き込みの際、設定人力３の信号ａ
をレベル１とし、それ以外ではレベル０とする。（以下
、信号に対しレベルＯ°をローレベル、レベルｌをハイ
レベルとする。）そして、データライト人力９からの書
き込みタイミング信号Ｃがハイレベルとなったとき、検
出用メモリｌのデータライト端子５の信号ｄがハイレベ
ルとなり、データ入力端子７からデータバスの最下位の
ビットデータが検出用メモリｌのあるアドレスに書き込
まれる。書き込まれたデータがローレベルのとき、書き
込まれたメモリアドレスがメモリプロテクトの検出アド
レスとなる。領域の設定も、連続したアドレスにローレ
ベルの、データを書き込むことで行＾る。検出用メモリ
ｌへの書き込みでは設定人力３の信号ａはハイレベルで
あり、ノットゲート１３により、アンドゲート１４の一
方の入力がローレベルとなり、信号ｆがローレベルとな
ってメモリ２への書き込みは行われない。

この様にして、検出用メモリ１には、あらかじめプロテ
クトアドレスに関してローレベルのデータが書き込まれ
ているものとする。

次に、プロテクトアドレスへの書き込みに対するメモリ
プロテクトの実行について、第４図にタイミングチャー
トを示し、説明する。上記により、検出アドレスの設定
が行われ、検出用メモリｌのあるＡ番地に検出アドレス
の設定が行われたとする。ＣＰＵがＲＡＭ２上のこのＡ
番地に対し、書き込みを行うと、アドレスバスにＡ番地
のアドレスデータがＲＡＭ２に出力される。検出用メモ
リ１はＲＡＭ２と同一のアドレス空間に存在しているの
で、同様のアドレスデータは検出用メモリ１にも送られ
る。メモリプロテクトの実行中では、設定人力３の信号
ａはローレベルであり、検出用メモリ１は読みだし専用
となる。そして、検出用メモリ１のＡ番地の設定された
ローレベルのデータがデータ出力端子８から出力される
。この様に、メモリプロテクトの検出アドレスでは、検
出用メモリ１からローレベルが出力される。−方、デー
タライト人力９からの信号は、アンドゲート１４を経て
、信号ｆとなりアントゲ−！・１２に入力される。アン
ドゲート１２のもう一方には、データ出力端子８の信号
ｇが入力されている。そして、アンドゲート１２の出力
はＲＡＭ２のデータライト端子１０に接続されている。

この時、信号ａがローレベルであることにより、信号ｆ
は信号Ｃと等しい、したがって、データ出力端子８の信
号ｇがローレベルであれば、ＣＰＵはＲＡＭ２に書き込
みを行うことができず、メモリプロテクトが行われる。

データ出力端子８の信号ｇがローレベルであれば、メモ
リプロテクトと同時に、信号ｇはノットゲート１５と経
てアンドゲート１６に入力され、データライト入力の信
号でとアンドを取り、検出信号りとなる。

検出信号１１は、割り込み要求信号などにして、ＣＰＵ
へ検出を知らせる。

この様に、メモリを用いてプロテクトアドレスを設定、
検出し、メモリプロテクトを行うことが可能である。ま
た、本実施例では、検出用メモリ１をＲＡＭとしたが、
読みだし専用メモリ（以下、ＲＯＭとする。）でも可能
である。ＲＯＭを使用した場合、設定アドレスの変更は
不可能となるが、設定を行う必要がないので、設定人力
３、ゲート１１．１３．１４が不必要となり、より構成
が簡単になる。

〔発明の効果〕

以上述べた様に本発明によれば、ＲＡＭ上の書き込み禁
止領域への書き込みに対する書き込み保護および検出を
、プロテクトすべきアドレスまたは領域の設定、変更を
容易に行い、かつ簡単な構成で実現することが可能であ
る。マイクロコンピユークシステムのソフトウェア開発
中には、ソフトウェアの不注意によってスタックやＲＡ
Ｍ上のプログラム領域を破壊してしまうことが有り得る
０本発明のメモリプロテクト装置を用いることによって
、マイクロコンピュータシステム内のＲＡＭ上のメモリ
プロテクトを、ＲＡＭ領域内各アドレス単位で設定、変
更を容易に行うことが可能である。このためソフトウェ
アの開発、デバッグ中に頻繁に設定、−変更が行え、作
業の効率性が向上し、また動作の信頼性の向上にも効果
は大である。

【図面の簡単な説明】

第１図は本発明のメモリプロテクト装置のブロック図で
ある。 第２図は、従来の検出方法を示す図である。 第３図は、本発明のメモリプロテクト装置における設定
データの書き込みのタイミングチャートである。 第４図は、本発明のメモリプロテクト装置におけるメモ
リプロテクトおよび検出のタイミングチャートである。 １・・・検出用メモリ ２・・・ＲＡＭ ３・・・設定人力 ４・・・検出入力 ５・・・データライト端子 ６・・・データリード端子 ７・・・データ入力端子 ８・・・データ出力端子 ９・・・データライト入力 １０・・・データライト端子 １１・・・アンドゲート １２・・・アンドゲート １３・・・ノットゲート １４・・・アンドゲート １５・・・ノットゲート １６・・・アンドゲート ２０・・・レジスタ ２１・・・比較器 ２２・・・書き込み信号 ２３・・・検出信号 以上 出願人　セイコーエプソン株式会社 図面の１′７−害（内容に変更なし） 第３図 第４図 手続補正書（方式） １、事件の表示　　昭和６３年　　特　許　願　　第７
８９２４号２、発明の名称　　メモリプロテクト装置３
、補正する者 事件との関係　　出願人 東京都新宿区西新宿２丁目４番１号 （２３６）セイコーエプソン株式会社 代表取締役　　中　村　恒　也 ４、代理人 〒１０４　東京都中央区京橋２丁目６番２１号願書に最
初に添付した図面（第３図、第４図）の浄書別紙のとお
り（内容に変更なし）

Claims (1)

1. 【特許請求の範囲】 読み書き可能な半導体記憶装置（以下、 ＲＡＭという）を有するマイクロコンピュータシステム
   において、前記ＲＡＭ内の書き込み禁止領域等への書き
   込みに対し、書き込みの禁止および検出を、上記記憶装
   置とは別に半導体記憶装置により行うことを特徴とする
   メモリプロテクト装置。