JPH01251643A - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPH01251643A JPH01251643A JP63076086A JP7608688A JPH01251643A JP H01251643 A JPH01251643 A JP H01251643A JP 63076086 A JP63076086 A JP 63076086A JP 7608688 A JP7608688 A JP 7608688A JP H01251643 A JPH01251643 A JP H01251643A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- paste
- bump
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はバンプ電極形成方法に関し、特に半導体工業で
使用されるものである。
使用されるものである。
（従来の技術）
半導体装置のボンディング技術は、ワイヤーボンディン
グ技術と、ワイヤレスボンディング技術との、２つに大
別される。前者はワイヤーで半導体チップの電極にリー
ドフレームのリード端子とを接続する方法であるが、こ
の方法は接続数が少ない場合には十分対応できるものの
、素子の高集積化に伴い電極寸法が１００μｍＵ：Ｊ以
下となシ、かつ高密度となるにつれて特に信頼性の点で
問題が多くなる。
グ技術と、ワイヤレスボンディング技術との、２つに大
別される。前者はワイヤーで半導体チップの電極にリー
ドフレームのリード端子とを接続する方法であるが、こ
の方法は接続数が少ない場合には十分対応できるものの
、素子の高集積化に伴い電極寸法が１００μｍＵ：Ｊ以
下となシ、かつ高密度となるにつれて特に信頼性の点で
問題が多くなる。
これに対して、後者の方法は半導体チップの電極とリー
ドフレームのリード端子又はガラス、セラミック基板上
の電極を一括してボンディングするものであシ、素子の
高集積化に対応して信頼性を確保するために実用化がな
されている。
ドフレームのリード端子又はガラス、セラミック基板上
の電極を一括してボンディングするものであシ、素子の
高集積化に対応して信頼性を確保するために実用化がな
されている。
このワイヤレスボンディング技術としては１例えばテー
プオートメイティドボンディング方式（ＴＡＢ方式）、
フリラグチップ方式あるいはＣＯＢ方式などが知られて
おり、これらの方式では通常半導体テップの電極上にバ
ングを形成する。
プオートメイティドボンディング方式（ＴＡＢ方式）、
フリラグチップ方式あるいはＣＯＢ方式などが知られて
おり、これらの方式では通常半導体テップの電極上にバ
ングを形成する。
従来、半導体チップの電極上に形成されるバングの一例
であるハンダバングは第４図に示す様なものである。
であるハンダバングは第４図に示す様なものである。
第４図において、シリコン基板１上にはシリコン酸化膜
等の絶縁膜２を介して〜又はυ合金からなる電極３がパ
ターンニングされて形成され。
等の絶縁膜２を介して〜又はυ合金からなる電極３がパ
ターンニングされて形成され。
全面に窒化シリコン膜等のパッジページ冒ン膜４を被覆
した後、電極３上のパッジページ璽ン膜４を選択的にエ
ツチングして電極３を露出させている。露出した電極３
上にはＣｒ、 Ｎｉ、 Ｍｏ、 Ｃｕ、 Ａｕ、 ＡＰ
。
した後、電極３上のパッジページ璽ン膜４を選択的にエ
ツチングして電極３を露出させている。露出した電極３
上にはＣｒ、 Ｎｉ、 Ｍｏ、 Ｃｕ、 Ａｕ、 ＡＰ
。
等からなる下地金属５が形成されている。更に。
下地金属５上にはハンダバンプ６が形成されている。
ハンダバンプ６は通常蒸着によシ形成される。
例えば電極孔あけ工程が終了した後、電極上の自然酸化
膜を反応性イオンエツチングによシ除去し。
膜を反応性イオンエツチングによシ除去し。
全面に１〜３層の下地金属を蒸着し、パターンニングし
、更に電極上の下地金属上のみが開孔したレジストを被
覆した後、はんだを蒸着しレジスト除去と共に不要部の
はんだを除去するという工程がとられる。
、更に電極上の下地金属上のみが開孔したレジストを被
覆した後、はんだを蒸着しレジスト除去と共に不要部の
はんだを除去するという工程がとられる。
またハンダバングに限らず例えば電解めっき法ｔ−用い
る湿式バンプにおいても、ハンダバンプの場合と同様に
下地金属を形成後その下地金属膜上にめっきを成長させ
ることが必要であった。
る湿式バンプにおいても、ハンダバンプの場合と同様に
下地金属を形成後その下地金属膜上にめっきを成長させ
ることが必要であった。
いずれにしろ、これら従来の方法は、 ＰＥＰ工程を必
要とする下地金属層形成に際し、繁雑さが伴った。
要とする下地金属層形成に際し、繁雑さが伴った。
これを改良するために簡易にバンプを形成する手段とし
てペーストを直接υ電極上に塗付してバング形成する方
法がある。
てペーストを直接υ電極上に塗付してバング形成する方
法がある。
（発明が解決しようとする課題）
しかしながら従来この方法では幻電極上を覆う酸化膜の
ために密着が不十分であるばかシでなく接続抵抗が高く
、素子を動作させるためには問題が多くあるものであっ
た。
ために密着が不十分であるばかシでなく接続抵抗が高く
、素子を動作させるためには問題が多くあるものであっ
た。
本発明はこの様な状況を考慮してなされたものであシ、
従来の工程とは全く異なった新しｂ方式％式％ その目的とするところは電極部に対してスクリーン印刷
技術を用いてペーストを印刷することでバング形成を行
う際のバングの密着力あるいは接続抵抗を下げる半導体
装置の電極形成方法を提供するものである。
従来の工程とは全く異なった新しｂ方式％式％ その目的とするところは電極部に対してスクリーン印刷
技術を用いてペーストを印刷することでバング形成を行
う際のバングの密着力あるいは接続抵抗を下げる半導体
装置の電極形成方法を提供するものである。
（課題を解決するための手段と作用）
本発明は第１図に示す様に基板上の攬を主成分とする電
極部に対して、スクリーン印刷技術を用いてペーストに
よシバンプを形成する手段に於いてペーストを焼成ある
いは乾燥させる際に設定する温度が基板上の幻を主成分
とする金属及びペーストの導電体であるフィラを形成す
る金属との間に拡散が起こる温度以上であることと、焼
成あるいは乾燥する際に用いる雰囲気が還元雰囲気であ
ることに因るものである。
極部に対して、スクリーン印刷技術を用いてペーストに
よシバンプを形成する手段に於いてペーストを焼成ある
いは乾燥させる際に設定する温度が基板上の幻を主成分
とする金属及びペーストの導電体であるフィラを形成す
る金属との間に拡散が起こる温度以上であることと、焼
成あるいは乾燥する際に用いる雰囲気が還元雰囲気であ
ることに因るものである。
この様な上記挙げる条件下でスクリーン印刷したペース
トバンプを焼成あるいは乾燥させれば。
トバンプを焼成あるいは乾燥させれば。
従来の空気中あるいはＮ、中で行う処理とは異なυ。
基板上の幻を主成分とする電極上を覆う酸化膜が還元さ
れて除去できる。
れて除去できる。
また電極金属とペースト中の金属とが金属拡散を起こす
ことで合金が形成され密着のあるバングを形成すること
ができる。
ことで合金が形成され密着のあるバングを形成すること
ができる。
以上の様に本発明によれば、ペーストによシ容易にバン
プを形成することができるばかシでなく。
プを形成することができるばかシでなく。
従来とは異なシ、信頼性あるバンプを形成することがで
きる。
きる。
（実施例）
以下１本発明の実施例を図面を参照して説明する。
先ず通常のウェノ・−プロセスによシ配線・電極の形成
を行なった後、全面にパッジページ璽ン膜を堆積し、更
にコンタクトパッド用の開孔部を形成したシリコンウェ
ノ５−１１を用意した。前記配線・電極はスパッタ装置
によシ形成された膜厚的１μｍのＡｌ−２チ５ｉ−２チ
Ｃｕからなシ、またノくツシペーション膜としては窒化
シリコン膜が用いられている。そしてこのシリコンウェ
ハー−１１に形成された各チップには８０ｐｍＯの電極
（コンタクトパッド）がそれぞれ６４個形成されている
。なお、このシリコンウェハー１１についてはブレード
ダイシングしてもよい。
を行なった後、全面にパッジページ璽ン膜を堆積し、更
にコンタクトパッド用の開孔部を形成したシリコンウェ
ノ５−１１を用意した。前記配線・電極はスパッタ装置
によシ形成された膜厚的１μｍのＡｌ−２チ５ｉ−２チ
Ｃｕからなシ、またノくツシペーション膜としては窒化
シリコン膜が用いられている。そしてこのシリコンウェ
ハー−１１に形成された各チップには８０ｐｍＯの電極
（コンタクトパッド）がそれぞれ６４個形成されている
。なお、このシリコンウェハー１１についてはブレード
ダイシングしてもよい。
このシリコンウェハー１１上に第２図で示す様なスクリ
ーン印刷機を用いてバンクを形成する。
ーン印刷機を用いてバンクを形成する。
第２図においてスクリーンマスク２１は４００〜２７５
メツシ工程度のバイアス張りを用いたものである。
メツシ工程度のバイアス張りを用いたものである。
このスクリーンマスク２１を通してスキージ２２でスク
リーンマスク２１の開孔部を通してペース）２３を流し
込む様にして印刷する。
リーンマスク２１の開孔部を通してペース）２３を流し
込む様にして印刷する。
ここで第３図に示す様な還元炉中に、前記スクリーン印
刷されたウェハーを温度１００’Ｃ〜６００℃の範囲に
おいて加熱しながら水素を流す。
刷されたウェハーを温度１００’Ｃ〜６００℃の範囲に
おいて加熱しながら水素を流す。
こうすることで幻電極上に印刷されたペーストバンプと
Ａ−を電極界面における酸化膜は還元除去されて、 ｐ
ｕｒｅな攬表面上にペーストバンプが形成される。
Ａ−を電極界面における酸化膜は還元除去されて、 ｐ
ｕｒｅな攬表面上にペーストバンプが形成される。
なおペーストとして導電性の金属フィンを保持する役割
を果たすバインダーが樹脂系のものであっても良いし、
またセラミック等の無機物であっても良い。
を果たすバインダーが樹脂系のものであっても良いし、
またセラミック等の無機物であっても良い。
樹脂系の有機物のバインダーを用いる場合は乾燥温度が
樹脂の分解温度以下、無機物のバインダーを用いる場合
は〃合金が溶融されない温度以下で行う必要がある。
樹脂の分解温度以下、無機物のバインダーを用いる場合
は〃合金が溶融されない温度以下で行う必要がある。
この操作で第１図に示す様にペーストバングが形成され
た。すなわち、スクリーン印刷前にはシリコン基板１上
に酸化膜２を介して電極３が形成されて全面を被覆する
パツシーベーシヲン膜４から電極３が露出しているが、
スクリーン印刷後にはこの電極３上にバンプ１５が小型
に形成された。
た。すなわち、スクリーン印刷前にはシリコン基板１上
に酸化膜２を介して電極３が形成されて全面を被覆する
パツシーベーシヲン膜４から電極３が露出しているが、
スクリーン印刷後にはこの電極３上にバンプ１５が小型
に形成された。
このバンプ高さは２５μｍであった。
次いでシリコンウェハー１１をブレードダイシングして
個々のチップに分割した。これとは別に銅リードフレー
ムが形成されその表面に金めつきが施されたＴＡＢ方式
のテープを用意した。そしてチップのバンプとテープの
リード端子とを位置合わせして１００℃〜２７０℃内に
おいて両者を熱圧着した。
個々のチップに分割した。これとは別に銅リードフレー
ムが形成されその表面に金めつきが施されたＴＡＢ方式
のテープを用意した。そしてチップのバンプとテープの
リード端子とを位置合わせして１００℃〜２７０℃内に
おいて両者を熱圧着した。
このインナーリードボンディング工程でも全く問題は生
じなかった。
じなかった。
また上記実施例は本発明をＴＡＢ方式のワイヤレスボン
ディングに適用した場合について説明したが、これに限
らず本発明はフリップチップ方式あるいはＣＯＧ方式他
等のワイヤレスボンディングにも同様に適用できる。
ディングに適用した場合について説明したが、これに限
らず本発明はフリップチップ方式あるいはＣＯＧ方式他
等のワイヤレスボンディングにも同様に適用できる。
以上詳しく述した如く本発明の電極形成方法によれば極
めて簡単な工程で電極上にバンプを形成することができ
、ワイヤレスボンディング技術の導入を容易にし、素子
の微細化に対応してボンディングの信頼性の高い半導体
装置を製造できる等産業上極めて顕著な効果を奏するも
のである。
めて簡単な工程で電極上にバンプを形成することができ
、ワイヤレスボンディング技術の導入を容易にし、素子
の微細化に対応してボンディングの信頼性の高い半導体
装置を製造できる等産業上極めて顕著な効果を奏するも
のである。
第１図は本発明によシペーストバンプが形成されたシリ
コンウェハーの電極部近辺の断面図、第２図は本発明の
実施例１におけるペーストバンク電極の形成方法を示す
図、第３図は形成されたバンプ電極を乾燥あるいは焼成
する装置図、第４図は従来のバンプが形成されたシリコ
ンウェノ・−の電極部近辺の断面図である。 １・・・シリコン基板１１・・・シリコンウェハー２・
・・シリコン酸（ＩＪ １５・・・ペーストバン
プ３・・・后電匝 ４・・・パッジベージ舊ン臓 ５・・・下地金属層 ６・・・ハンダバンプ ２１・・・スクリーンマスク ３１・・・還元炉２２
・・・スキージ ｎ・・・ペースト 代理人 弁理士 則 近 憲 佑 同 松山光速 第１図 第２図 第３図 第４図
コンウェハーの電極部近辺の断面図、第２図は本発明の
実施例１におけるペーストバンク電極の形成方法を示す
図、第３図は形成されたバンプ電極を乾燥あるいは焼成
する装置図、第４図は従来のバンプが形成されたシリコ
ンウェノ・−の電極部近辺の断面図である。 １・・・シリコン基板１１・・・シリコンウェハー２・
・・シリコン酸（ＩＪ １５・・・ペーストバン
プ３・・・后電匝 ４・・・パッジベージ舊ン臓 ５・・・下地金属層 ６・・・ハンダバンプ ２１・・・スクリーンマスク ３１・・・還元炉２２
・・・スキージ ｎ・・・ペースト 代理人 弁理士 則 近 憲 佑 同 松山光速 第１図 第２図 第３図 第４図
Claims (5)
- （１）表面を絶縁膜で被った半導体基板の主面に設けら
れた半導体基板と導通する第１の電極上にバンプ電極を
形成する方法において、少なくとも第１の電極上に導電
ペーストを用いて形成したバンプ電極を焼成あるいは乾
燥を還元雰囲気中で行うことを特徴とする半導体装置の
電極形成方法。 - （２）還元雰囲気中の温度は電極金属とペースト中の金
属とが拡散する温度以上であることを特徴とする請求項
１記載の半導体装置の電極形成方法。 - （３）バンプ電極はスクリーン印刷によって形成するこ
とを特徴とする請求項１又は２記載の半導体装置の電極
形成方法。 - （４）基板上に形成されるペーストは有機物あるいは無
機物の少なくとも１方をバインダーとして用いることを
特徴とする請求項１記載の半導体装置の電極形成方法。 - （５）前記バンプ電極を構成するペーストは導電性の金
属フィラ及び前記フィラを保持するバインダーからなり
、特に前記フィラは粒径が０．０１μｍから２５μｍの
範囲内に大きさをもちＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、
Ｃｏ、Ｓｎ、Ｐｂ、Ｃｒ、Ｔｉ、Ｐｄの少なくとも１つ
からなることを特徴とする請求項１記載の半導体装置の
電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076086A JPH01251643A (ja) | 1988-03-31 | 1988-03-31 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076086A JPH01251643A (ja) | 1988-03-31 | 1988-03-31 | 半導体装置の電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01251643A true JPH01251643A (ja) | 1989-10-06 |
Family
ID=13595016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63076086A Pending JPH01251643A (ja) | 1988-03-31 | 1988-03-31 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01251643A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196371A (en) * | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
| US5879761A (en) * | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
-
1988
- 1988-03-31 JP JP63076086A patent/JPH01251643A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196371A (en) * | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
| US5879761A (en) * | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
| US5918364A (en) * | 1989-12-18 | 1999-07-06 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US6138348A (en) * | 1989-12-18 | 2000-10-31 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| JP3457348B2 (ja) | 半導体装置の製造方法 | |
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| US6232666B1 (en) | Interconnect for packaging semiconductor dice and fabricating BGA packages | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| JP2000183090A (ja) | チップサイズパッケージ及びその製造方法 | |
| JPH10150119A (ja) | 半導体装置の製造方法 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| JP2003100811A (ja) | 半導体装置およびその製造方法 | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| CN100580894C (zh) | 形成有预焊锡材料的半导体封装基板制法 | |
| CN100452329C (zh) | 可供形成预焊锡材料的半导体封装基板及其制法 | |
| JPH09148331A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH08124930A (ja) | 半導体装置 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPH09330932A (ja) | バンプ形成体およびバンプ形成方法 | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| CN101211793A (zh) | 芯片级封装结构及其制法 | |
| JP2000077464A (ja) | 配線基板およびその製造方法 | |
| JP2004349536A (ja) | 半導体パッケージ及びその製造方法 | |
| JPS5821430B2 (ja) | 半導体装置の製造方法 |