JPH01251682A - 光半導体素子駆動回路 - Google Patents
光半導体素子駆動回路Info
- Publication number
- JPH01251682A JPH01251682A JP63076490A JP7649088A JPH01251682A JP H01251682 A JPH01251682 A JP H01251682A JP 63076490 A JP63076490 A JP 63076490A JP 7649088 A JP7649088 A JP 7649088A JP H01251682 A JPH01251682 A JP H01251682A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- bias voltage
- temperature
- gate
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/06804—Stabilisation of laser output parameters by monitoring an external parameter, e.g. temperature
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電界効果トランジスタを用いて発光ダイオード、半導体
レーザ等の光半導体発光素子を駆動する光半導体素子駆
動回路に関し、 電界効果トランジスタ等に特性のバラツキが存在しても
、光半導体素子の光出力を一定にするための入力信号の
電圧振幅変化の温度特性の安定化を図ることを目的とし
、 前記電界効果トランジスタの入力側のバイアス電圧を、
温度変化に応じて該電界効果トランジスタのピンチオフ
電圧の温度特性に追従するように変化させる温度補償回
路を有するように構成する。
レーザ等の光半導体発光素子を駆動する光半導体素子駆
動回路に関し、 電界効果トランジスタ等に特性のバラツキが存在しても
、光半導体素子の光出力を一定にするための入力信号の
電圧振幅変化の温度特性の安定化を図ることを目的とし
、 前記電界効果トランジスタの入力側のバイアス電圧を、
温度変化に応じて該電界効果トランジスタのピンチオフ
電圧の温度特性に追従するように変化させる温度補償回
路を有するように構成する。
また、前記温度補償回路は、前記バイアス電圧を設定す
るバイアス電圧設定回路の温度特性に対する＋Ｆｒ （
Ｍを併せて行うように構成する。
るバイアス電圧設定回路の温度特性に対する＋Ｆｒ （
Ｍを併せて行うように構成する。
本発明は、電界効果トランジスタを用いて発光ダイオー
ド、半導体レーザ等の光半導体発光素子を駆動する光半
導体素子駆動回路に関する。
ド、半導体レーザ等の光半導体発光素子を駆動する光半
導体素子駆動回路に関する。
超高速光通信又は大電流が必要な光半導体素子を駆動す
る回路として、ガリウム・ヒ素（ＧａＡｓ）を材料とす
る電界効果トランジスタ（ＦＥＴ、以下同じ）を用いた
第７図に示すような駆動回路が従来提案されている。
る回路として、ガリウム・ヒ素（ＧａＡｓ）を材料とす
る電界効果トランジスタ（ＦＥＴ、以下同じ）を用いた
第７図に示すような駆動回路が従来提案されている。
第７図において、ＦＥＴ２のドレイン（図中Ｄ）側には
、例えば光出力１６を出力する半導体レーザ（ＬＤ、以
下同じ）１の一端が接続され、他端は接地される。また
、ドレイン側にはＬＤＩにバイアス電流Ｉ、を流すため
のコイル８が接続される。
、例えば光出力１６を出力する半導体レーザ（ＬＤ、以
下同じ）１の一端が接続され、他端は接地される。また
、ドレイン側にはＬＤＩにバイアス電流Ｉ、を流すため
のコイル８が接続される。
Ｆ Ｅ ’Ｆ２のゲート（図中Ｇ）側には、ＡＣ結合を
行うための容量４を介して端子１０から入力信号Ｖ、が
入力し、また、クランプ回路３が接続される。クランプ
回路３は、ダイオード５、容量６及び抵抗７によって構
成され、ダイオード５のカソード側はＦＥＴ２のゲート
側に接続され、アノード側は他端が接地されている容量
６に接続される。ダイオード５と容量６の接続部分には
、端子１１を介してクランプ電圧■ｃ （負電圧）が人
力する。抵抗７の一端はＦＥＴ２のゲート側に接続され
、他端には電圧■、１（負電圧）が印加される。
行うための容量４を介して端子１０から入力信号Ｖ、が
入力し、また、クランプ回路３が接続される。クランプ
回路３は、ダイオード５、容量６及び抵抗７によって構
成され、ダイオード５のカソード側はＦＥＴ２のゲート
側に接続され、アノード側は他端が接地されている容量
６に接続される。ダイオード５と容量６の接続部分には
、端子１１を介してクランプ電圧■ｃ （負電圧）が人
力する。抵抗７の一端はＦＥＴ２のゲート側に接続され
、他端には電圧■、１（負電圧）が印加される。
上記クランプ回路３により、ＦＥＴ２のゲートバイアス
電圧ＶＧは、クランプ電圧■。より若干低い負電圧にク
ランプされる。
電圧ＶＧは、クランプ電圧■。より若干低い負電圧にク
ランプされる。
一方、ＦＦ、Ｔ２のソース（図中Ｓ）側には、端子１２
からソースバイアス電圧Ｖｓが入力すると共に、他端が
接地された容量９が接続される。
からソースバイアス電圧Ｖｓが入力すると共に、他端が
接地された容量９が接続される。
第７図に示した駆動回路によって駆動されるＬＤｌの電
流に対する光パワーの特性（一般にＩ−Ｌ特性と呼ばれ
る）を第８図に示す。今、例えば温度２５℃のときの特
性１４に注目すると、電流が所定の闇値のところまでは
光パワーはほとんどなく、そこから先の電流値が大きい
領域から、光パワーが急激に直線的に増加する。従って
、第７図のコイル８に特には図示しない回路により第８
図に示すようなバイアス電流Ｉ１１□５（２５°Ｃにお
けるＩａ）を流しておき、それから更に、ＬＤＩに電流
Ｌ−１（２５°Ｃにおける第７図のｆｐ）を流すことに
より、第８図に示す光出力１６が得られる。
流に対する光パワーの特性（一般にＩ−Ｌ特性と呼ばれ
る）を第８図に示す。今、例えば温度２５℃のときの特
性１４に注目すると、電流が所定の闇値のところまでは
光パワーはほとんどなく、そこから先の電流値が大きい
領域から、光パワーが急激に直線的に増加する。従って
、第７図のコイル８に特には図示しない回路により第８
図に示すようなバイアス電流Ｉ１１□５（２５°Ｃにお
けるＩａ）を流しておき、それから更に、ＬＤＩに電流
Ｌ−１（２５°Ｃにおける第７図のｆｐ）を流すことに
より、第８図に示す光出力１６が得られる。
次に、温度が５℃の場合には第８図１３に示すように、
バイアス電流ｒｓｓを２５℃の場合の特性１４に対する
バイアス電流Ｉ８□、より小さくする必要がある。また
、特性１３の傾きは特性１４の傾きより急になるため、
第８図の光出力１６を得るために必要なＬＤＩに流す電
流ｉｐｓを、２５℃の場合の電流ｉ、２．より小さくす
る必要がある。
バイアス電流ｒｓｓを２５℃の場合の特性１４に対する
バイアス電流Ｉ８□、より小さくする必要がある。また
、特性１３の傾きは特性１４の傾きより急になるため、
第８図の光出力１６を得るために必要なＬＤＩに流す電
流ｉｐｓを、２５℃の場合の電流ｉ、２．より小さくす
る必要がある。
逆に、温度が５０℃の場合には第８図１５に示すように
、バイアス電流１１５０を■８□、より大きくする必要
がある。また、特性１５の傾きは特性１４の傾きより緩
やかになるため、第８図の光出力１６を得るために必要
なＬＤＩに流す電流ｉｐｓ。
、バイアス電流１１５０を■８□、より大きくする必要
がある。また、特性１５の傾きは特性１４の傾きより緩
やかになるため、第８図の光出力１６を得るために必要
なＬＤＩに流す電流ｉｐｓ。
を、ｉ Ｐ２Ｓより大きくする必要がある。
以上のように、温度が変化しても一定の光出力１６を得
るためには、バイアス電流ｒｅとＦＥＴ２によって制御
される電流ｉ、の両方を、温度変化に応じて制御する必
要がある。このような制御を自動光出力制御Ａ、 Ｐ
Ｃと呼ぶ。
るためには、バイアス電流ｒｅとＦＥＴ２によって制御
される電流ｉ、の両方を、温度変化に応じて制御する必
要がある。このような制御を自動光出力制御Ａ、 Ｐ
Ｃと呼ぶ。
バイアス電流Ｉｎを温度変化に応じて制御するためには
、第７図のコイル８に特には図示しない温度補償回路を
接続し、温度が例えば５℃、２５°Ｃ１５０℃と変化す
るのに応じて、バイアス電流■、が１８５１ １１Ｉ□
、＋ ！＋５０と増大するように制御を行え■ ばよい。
、第７図のコイル８に特には図示しない温度補償回路を
接続し、温度が例えば５℃、２５°Ｃ１５０℃と変化す
るのに応じて、バイアス電流■、が１８５１ １１Ｉ□
、＋ ！＋５０と増大するように制御を行え■ ばよい。
一方、電流ｉ、はＦＥＴ２によって制御されるため、Ｆ
ＥＴ２の各温度毎の人出力特性を検討する必要がある。
ＥＴ２の各温度毎の人出力特性を検討する必要がある。
第９図（ｂ）は、ＦＥＴ２のゲート・ソース間電圧ＶＣ
Ｓとドレイン・ソース間電流Ｉ。。
Ｓとドレイン・ソース間電流Ｉ。。
の関係を示す静特性図である（同図（ａｌは後述する）
。
。
同図よりわかるように、例えば温度が５℃、２５℃、５
０℃と変化するに従って、各特性１９，２０．２１の傾
き（相互コンダクタンスｇ＋ｎ）が緩やかになる。これ
に従って、飽和ドレイン電流１０ｓｓ５．１ ｏｓｓｔ
６、Ｉ ｏｓｓｓｏ （Ｖｃｓ＝ Ｏのときのドレイ
ン・ソース間電流Ｉ０の最大値）は小さくなる。また、
ピンチオフ電圧ＶＰＳＩ ＶＰＺＳ ＋ Ｖｐｓ。
０℃と変化するに従って、各特性１９，２０．２１の傾
き（相互コンダクタンスｇ＋ｎ）が緩やかになる。これ
に従って、飽和ドレイン電流１０ｓｓ５．１ ｏｓｓｔ
６、Ｉ ｏｓｓｓｏ （Ｖｃｓ＝ Ｏのときのドレイ
ン・ソース間電流Ｉ０の最大値）は小さくなる。また、
ピンチオフ電圧ＶＰＳＩ ＶＰＺＳ ＋ Ｖｐｓ。
（■。。
−〇のときのゲート・ソース間電圧■。、の値）は、負
側の方向にその絶対値が大きくなる。
側の方向にその絶対値が大きくなる。
上記の各特性より、各温度においてＬＤＩの光出力１６
を一定にするために、ＬＤＩに流す電流Ｌｓ〈Ｌｚｓ
＜ Ｌｓ。を得るためには、第９図（ｂｌの各温度の特
性１９，２０．２１をたどることにより、同図ｖ、５．
ｖ１ｚ５．ｖ１５８に示すような入力信号Ｖ］を端子１
０（第８図）から与えればよい。ここで、同図Ｖ０は、
第８図のソースバイアス電圧■、とクランプ回路３で設
定されるゲートバイアス電圧■。との差として与えられ
るゲート・ソース間バイアス電圧であり、各温度のピン
チオフ電圧付近に固定して設定されている。
を一定にするために、ＬＤＩに流す電流Ｌｓ〈Ｌｚｓ
＜ Ｌｓ。を得るためには、第９図（ｂｌの各温度の特
性１９，２０．２１をたどることにより、同図ｖ、５．
ｖ１ｚ５．ｖ１５８に示すような入力信号Ｖ］を端子１
０（第８図）から与えればよい。ここで、同図Ｖ０は、
第８図のソースバイアス電圧■、とクランプ回路３で設
定されるゲートバイアス電圧■。との差として与えられ
るゲート・ソース間バイアス電圧であり、各温度のピン
チオフ電圧付近に固定して設定されている。
第９図（ｂｌの関係より、ＬＤＩに流す電流ｉ１．くｉ
ＰＺＳ ＜ ｉ ｐｓｏを得るためには、入力信号ｖ
１Ｂ＜ｖ、２．くｖ、、。を与えればよい。従って、
第８図の端子１０に、温度が増加するに従って人力信号
Ｖ、の電圧値が大きくなるような特には図示しない温度
補償回路を接続すれば、ＬＤＩの光出力１６を一定にで
きる。
ＰＺＳ ＜ ｉ ｐｓｏを得るためには、入力信号ｖ
１Ｂ＜ｖ、２．くｖ、、。を与えればよい。従って、
第８図の端子１０に、温度が増加するに従って人力信号
Ｖ、の電圧値が大きくなるような特には図示しない温度
補償回路を接続すれば、ＬＤＩの光出力１６を一定にで
きる。
しかし、第７図のような従来の駆動回路において、ＦＥ
Ｔ２の静特性はバラツキが大きく、前記第９図（ｂ）の
ような特性ではなく、第９図（ａｌのような特性のＦＥ
Ｔ２もある。この場合、温度が５℃、２５°Ｃ１５０°
Ｃと変化するに従って、各特性１６，１７．１８の傾き
は第９図（ｂｌと同様に緩かになる。
Ｔ２の静特性はバラツキが大きく、前記第９図（ｂ）の
ような特性ではなく、第９図（ａｌのような特性のＦＥ
Ｔ２もある。この場合、温度が５℃、２５°Ｃ１５０°
Ｃと変化するに従って、各特性１６，１７．１８の傾き
は第９図（ｂｌと同様に緩かになる。
ところが、各飽和ドレイン電流Ｉ ＤＳＳＳ＋ Ｉ
ｌｌ５Ｓ２Ｓ ＋Ｉ Ｄ３３Ｓ。が第９図（ｂ）の場合
より大きく、各ピンチオフ電圧■Ｐ２．”ＰＺＳ ＋
ＶＰＳ。の絶対値は第９図ｆｂ）の場合より小さ（な
っている。従って、各温度においてＬＤＩ Ｃ第８図
）に流す電流ｉＰＳ＋ Ｉ Ｐ２Ｓ＋Ｌｓ。を得るた
めの入力信号Ｖｉの大小関係が、第９図（ａ）に示すよ
うにｖ（Ｓ 〉ｖｉｔｓ 〉■＋５゜となり、第９図（
ｂｌの場合と逆になってしまう。なお、ゲート・ソース
間バイアス電圧■。は、第９図（ａｌ、（ｂ）とも一定
の固定値である。
ｌｌ５Ｓ２Ｓ ＋Ｉ Ｄ３３Ｓ。が第９図（ｂ）の場合
より大きく、各ピンチオフ電圧■Ｐ２．”ＰＺＳ ＋
ＶＰＳ。の絶対値は第９図ｆｂ）の場合より小さ（な
っている。従って、各温度においてＬＤＩ Ｃ第８図
）に流す電流ｉＰＳ＋ Ｉ Ｐ２Ｓ＋Ｌｓ。を得るた
めの入力信号Ｖｉの大小関係が、第９図（ａ）に示すよ
うにｖ（Ｓ 〉ｖｉｔｓ 〉■＋５゜となり、第９図（
ｂｌの場合と逆になってしまう。なお、ゲート・ソース
間バイアス電圧■。は、第９図（ａｌ、（ｂ）とも一定
の固定値である。
以上に示したように、ＦＥＴ２における飽和ドレイン電
流Ｉ Ｄｉ３及びピンチオフ電圧ＶＰのバラツキにより
、ＬＤＩの光出力１６を一定にするために、第８図の端
子１０に入力すべき人力信号Ｖ、の温度特性が逆転して
しまうことが起こりうる。
流Ｉ Ｄｉ３及びピンチオフ電圧ＶＰのバラツキにより
、ＬＤＩの光出力１６を一定にするために、第８図の端
子１０に入力すべき人力信号Ｖ、の温度特性が逆転して
しまうことが起こりうる。
そして、従来、このような温度特性の逆転に対処しうる
ような端子１０に接続すべき温度補償回路は構成するの
が不可能であり、ＬＤＩにおける自動光出力側′４ＢＡ
ＰＣを行うことができな（なってしまうという問題点を
有していた。
ような端子１０に接続すべき温度補償回路は構成するの
が不可能であり、ＬＤＩにおける自動光出力側′４ＢＡ
ＰＣを行うことができな（なってしまうという問題点を
有していた。
これに加え、第７図のクランプ回路３のダイオード５も
温度特性をもっているため、ゲートバイアス電圧■６、
即ち、ゲート・ソース間バイアス電圧Ｖ、（第９図参照
）自体もバラツキが発生し、上記と同様の問題点を有し
ていた。
温度特性をもっているため、ゲートバイアス電圧■６、
即ち、ゲート・ソース間バイアス電圧Ｖ、（第９図参照
）自体もバラツキが発生し、上記と同様の問題点を有し
ていた。
本発明は、電界効果トランジスタ等に特性のバラツキが
存在しても、光半導体素子の光出力を一定にするための
入力信号の電圧振幅変化の温度特性の安定化を図ること
を目的とする。
存在しても、光半導体素子の光出力を一定にするための
入力信号の電圧振幅変化の温度特性の安定化を図ること
を目的とする。
本発明は、入力信号の電圧振幅変化に応じて出力電流を
変化させるような電界効果トランジスタ（ＦＥＴ、以下
同じ）を用い、その出力電流によって例えば半導体レー
ザ等の光半導体素子の光出力の駆動制御を行う光半導体
素子駆動回路に適用される。
変化させるような電界効果トランジスタ（ＦＥＴ、以下
同じ）を用い、その出力電流によって例えば半導体レー
ザ等の光半導体素子の光出力の駆動制御を行う光半導体
素子駆動回路に適用される。
そして、ＦＥＴにおける入力側のバイアス電圧（例えば
デート・ソース間バイアス電圧）を、温度変化に応じて
前記ＦＥＴのピンチオフ電圧の温度特性に追従するよう
に変化させる温度補償回路を有する。また、同回路は、
例えばクランプ回路等のバイアス電圧設定回路の温度特
性に対する補償をも併せて行う。
デート・ソース間バイアス電圧）を、温度変化に応じて
前記ＦＥＴのピンチオフ電圧の温度特性に追従するよう
に変化させる温度補償回路を有する。また、同回路は、
例えばクランプ回路等のバイアス電圧設定回路の温度特
性に対する補償をも併せて行う。
上記各動作実現のため、前記温度補償回路は、例えば電
源電圧を温度変化に応じた電圧値で電圧降下させ、前記
バイアス電圧設定回路に供給する少なくとも１つの温度
特性を有するダイオードによって構成される。
源電圧を温度変化に応じた電圧値で電圧降下させ、前記
バイアス電圧設定回路に供給する少なくとも１つの温度
特性を有するダイオードによって構成される。
上記手段により、ＦＥＴの特性にバラツキが生じ、その
ピンチオフ電圧の温度特性が各ＦＥＴ毎に異なったとし
ても、温度補償回路において、ＦＥＴにおける入力側の
バイアス電圧が温度変化に応じて上記各温度特性に追従
するように設定することにより、光半導体素子の光出力
を一定にするための入力信号の電圧振幅変化の温度特性
を常に一定の特性に保つことができる。
ピンチオフ電圧の温度特性が各ＦＥＴ毎に異なったとし
ても、温度補償回路において、ＦＥＴにおける入力側の
バイアス電圧が温度変化に応じて上記各温度特性に追従
するように設定することにより、光半導体素子の光出力
を一定にするための入力信号の電圧振幅変化の温度特性
を常に一定の特性に保つことができる。
これにより、入力端に一定の特性の自動光出力制御回路
を接続することが可能になり、安定した光出力を得るこ
とができる。
を接続することが可能になり、安定した光出力を得るこ
とができる。
なお、前記温度補償回路は、バイアス電圧設定回路自身
の温度特性に対する補償も行うことにより、より安定し
た温度補償が可能となる。
の温度特性に対する補償も行うことにより、より安定し
た温度補償が可能となる。
〔実 施 例〕
以下、本発明の実施例につき詳細に説明を行う。
第１図は、本発明の第１の実施例の構成図である。同図
の基本的な部分は第７図の従来例と同様であり、それに
加え、クランプ回路３の端子１１に本実施例の特徴であ
る抵抗３１．３５及び３つのダイオード３２，３３．３
４からなるクランプ電圧ｖｃの設定用の回路を有する。
の基本的な部分は第７図の従来例と同様であり、それに
加え、クランプ回路３の端子１１に本実施例の特徴であ
る抵抗３１．３５及び３つのダイオード３２，３３．３
４からなるクランプ電圧ｖｃの設定用の回路を有する。
また、第７図では省略したが、端子１２にソースバイア
ス電圧Ｖｓの設定用の定電圧回路２２を有する。同回路
２２において、端子１２にはトランジスタ２４のエミッ
タ側及び抵抗２３の一端が接続され、抵抗２３の他端は
オペアンプ２５の反転入力端子及び抵抗２６の一端に接
続される。抵抗２６の他端はオペアンプ２５の出力及び
抵抗２７の一端に接続される。抵抗２７の他端はトラン
ジスタ２４のベース側に接続される。トランジスタ２４
のコレクク側には負電圧ＶＥＥが印加される。
ス電圧Ｖｓの設定用の定電圧回路２２を有する。同回路
２２において、端子１２にはトランジスタ２４のエミッ
タ側及び抵抗２３の一端が接続され、抵抗２３の他端は
オペアンプ２５の反転入力端子及び抵抗２６の一端に接
続される。抵抗２６の他端はオペアンプ２５の出力及び
抵抗２７の一端に接続される。抵抗２７の他端はトラン
ジスタ２４のベース側に接続される。トランジスタ２４
のコレクク側には負電圧ＶＥＥが印加される。
また、オペアンプ２５の出力には、他端が接地された容
量２８が接続される。一方、オペアンプ２５の非反転入
力端子には、抵抗２９を介して、アース電位と負電圧Ｖ
ＥＥを分圧する可変抵抗３０の出力が接続される。
量２８が接続される。一方、オペアンプ２５の非反転入
力端子には、抵抗２９を介して、アース電位と負電圧Ｖ
ＥＥを分圧する可変抵抗３０の出力が接続される。
以上の構成の第１の実施例の動作について、以下に説明
を行う。
を行う。
まず、ＬＤＩの電流に対する光パワーの特性は、従来例
の項で説明した第８図と同じである。従って、ＬＤＩに
おいて温度が変化しても一定の光出力１６を得るために
は、第８図に示すように、温度が例えば５℃、２５℃、
５０℃と高くなるに従って、コイル８を介してＬＤＩに
流すバイアス電流■おとＦＥＴ２によって制御される電
流ｉ、の両方を、ｌｌｌ５〈ｌ５ｚｓ ＜ ｌＢ５０
ｓかつｉ ｐｓ ＜ ｉ ｒｔｓ ＜ ｉ ＰＳ６とな
るように制御する必要がある。
の項で説明した第８図と同じである。従って、ＬＤＩに
おいて温度が変化しても一定の光出力１６を得るために
は、第８図に示すように、温度が例えば５℃、２５℃、
５０℃と高くなるに従って、コイル８を介してＬＤＩに
流すバイアス電流■おとＦＥＴ２によって制御される電
流ｉ、の両方を、ｌｌｌ５〈ｌ５ｚｓ ＜ ｌＢ５０
ｓかつｉ ｐｓ ＜ ｉ ｒｔｓ ＜ ｉ ＰＳ６とな
るように制御する必要がある。
バイアス電流Ｉ、を温度変化に応じて制御するためには
、第７図の従来例の場合と同様に、第１図のコイル８に
特には図示しない温度補償回路を接続すればよい。
、第７図の従来例の場合と同様に、第１図のコイル８に
特には図示しない温度補償回路を接続すればよい。
一方、電流ｉ、はＦＥＴ２によって制御されるため、本
実施例においても、第７図の従来例においてＦＥＴ２に
おけるゲート・ソース間電圧■。。
実施例においても、第７図の従来例においてＦＥＴ２に
おけるゲート・ソース間電圧■。。
とゲート・ソース間電流１０３の静特性図（第９図）を
用いて検討を加えたのと同様の検討を加える。
用いて検討を加えたのと同様の検討を加える。
第２図は第９図と同じ特性図であり、同図（ａｌと（ｂ
）は第１図のＦＥＴ２にバラツキがある場合の個体差を
表している。そして、第２図ｆａ）又は中）を用いるこ
とにより、前記’ＦＳ＋ １Ｐｕｓ ＋ ’Ｐａ。
）は第１図のＦＥＴ２にバラツキがある場合の個体差を
表している。そして、第２図ｆａ）又は中）を用いるこ
とにより、前記’ＦＳ＋ １Ｐｕｓ ＋ ’Ｐａ。
に対応する入力信号ｖｉｓ＋ ｖｉｔｓ ＊ ｖ１
５０を求めるが、本実施例では第７図の従来例と異なり
、定電圧回路２２で設定されるソースバイアス電圧■８
とクランプ回路３で設定されるゲートバイアス電圧ｖＧ
との差として与えられるゲート・ソース間バイアス電圧
■。を、第２図（ａｌ又は（ｂ）の各温度毎のピンチオ
フ電圧ＶＰＳＩ ＶＰ２Ｓ 、Ｖｐ５゜に追従させる
べく、ＶＱＳ＋ Ｖｏｔｓ＋ Ｖｏｓ。というように
変化させており、これが本実施例の大きな特徴である。
５０を求めるが、本実施例では第７図の従来例と異なり
、定電圧回路２２で設定されるソースバイアス電圧■８
とクランプ回路３で設定されるゲートバイアス電圧ｖＧ
との差として与えられるゲート・ソース間バイアス電圧
■。を、第２図（ａｌ又は（ｂ）の各温度毎のピンチオ
フ電圧ＶＰＳＩ ＶＰ２Ｓ 、Ｖｐ５゜に追従させる
べく、ＶＱＳ＋ Ｖｏｔｓ＋ Ｖｏｓ。というように
変化させており、これが本実施例の大きな特徴である。
上記のように、ゲート・ソース間バイアス電圧Ｖ０を温
度変化に応じて変化させるようにすることにより、各温
度毎のピンチオフ電圧Ｖ Ｐｌ＋ Ｖ ＰＸ３−■ＰＳ
Ｏ１又は飽和ドレイン電流Ｉ ＤＳＳ５＋ Ｉ ＋）
５３２５ ＋ｒ ＤＳＳＳＯが、ＦＥＴ２ （第１図）
の個体差により第２図（ａ）と（ｂ）というようにバラ
ツキが生じたとしても、ＬＤＩ （第１図）における
光出力１６を一定にするためにＬＤＩに流す電流ＩＰＳ
＜ １ｐｔｓ ＜Ｌｓ。を得るための入力信号Ｖｉの大
小関係は、第２図（ａ）及び（ｂｌに示すように常にｖ
ｉｓ＜Ｖ ｉｔｓ ＜ｖｉｓ。とすることができる。こ
れにより、第１図の端子１０に、温度が増加するに従っ
て人力信号Ｖ４の電圧値が大きくなるような特には図示
しない温度補償回路を接続することにより、ＬＤＩの光
出力１６を一定に制御することができ、上記入力信号Ｖ
ｉの大小関係は、第７図の従来例の場合と異なり、ＦＥ
Ｔ２の個体差によって影響を受けることはなくなる。
度変化に応じて変化させるようにすることにより、各温
度毎のピンチオフ電圧Ｖ Ｐｌ＋ Ｖ ＰＸ３−■ＰＳ
Ｏ１又は飽和ドレイン電流Ｉ ＤＳＳ５＋ Ｉ ＋）
５３２５ ＋ｒ ＤＳＳＳＯが、ＦＥＴ２ （第１図）
の個体差により第２図（ａ）と（ｂ）というようにバラ
ツキが生じたとしても、ＬＤＩ （第１図）における
光出力１６を一定にするためにＬＤＩに流す電流ＩＰＳ
＜ １ｐｔｓ ＜Ｌｓ。を得るための入力信号Ｖｉの大
小関係は、第２図（ａ）及び（ｂｌに示すように常にｖ
ｉｓ＜Ｖ ｉｔｓ ＜ｖｉｓ。とすることができる。こ
れにより、第１図の端子１０に、温度が増加するに従っ
て人力信号Ｖ４の電圧値が大きくなるような特には図示
しない温度補償回路を接続することにより、ＬＤＩの光
出力１６を一定に制御することができ、上記入力信号Ｖ
ｉの大小関係は、第７図の従来例の場合と異なり、ＦＥ
Ｔ２の個体差によって影響を受けることはなくなる。
上記のように、ゲート・ソース間バイアス電圧■。を温
度変化に応じて変化させるための第１図の動作を以下に
説明する。
度変化に応じて変化させるための第１図の動作を以下に
説明する。
ゲート・ソース間バイアス電圧Ｖ０は、前記のようにソ
ースバイアス電圧■、とゲートバイアス電圧ｖＧとの差
として与えられる。そこで、第１図の第１の実施例では
、ソースバイアス電圧Ｖ。
ースバイアス電圧■、とゲートバイアス電圧ｖＧとの差
として与えられる。そこで、第１図の第１の実施例では
、ソースバイアス電圧Ｖ。
は常に定電圧とし、ゲートバイアス電圧ｖＧの方を温度
変化に応じて変化させることにより、ゲート・ソース間
バイアス電圧■。に温度特性を持たせている。
変化に応じて変化させることにより、ゲート・ソース間
バイアス電圧■。に温度特性を持たせている。
即ち、まず、ソースバイアス電圧Ｖ、を一定にするため
、端子１２に定電圧回路２２が接続される。この回路は
一般的な定電圧回路であるため、概略動作についてのみ
説明を加えておく。
、端子１２に定電圧回路２２が接続される。この回路は
一般的な定電圧回路であるため、概略動作についてのみ
説明を加えておく。
始めに、可変抵抗３０を調整することにより、オペアン
プ２５の非反転入力の電位が定まり、これにより、抵抗
２３を介して端子１２のソースバイアス電圧■、が定ま
る。
プ２５の非反転入力の電位が定まり、これにより、抵抗
２３を介して端子１２のソースバイアス電圧■、が定ま
る。
次に、動作中にソースバイアス電圧■、が何らかの原因
で変化しようとすると、それがオペアンプ２５の反転入
力端子に伝わり、オペアンプ２５の出力を介してトラン
ジスタ２４が上記Ｖ、の変化を抑制するように働く。こ
れにより、ソースバイアス電圧■３が定電圧に保たれる
。
で変化しようとすると、それがオペアンプ２５の反転入
力端子に伝わり、オペアンプ２５の出力を介してトラン
ジスタ２４が上記Ｖ、の変化を抑制するように働く。こ
れにより、ソースバイアス電圧■３が定電圧に保たれる
。
尚、容量２８は、電源投入時にＦＥＴ２のソースバイア
ス電圧■１がゲートバイアス電圧■６より遅く立ち上が
るようにするための素子である。
ス電圧■１がゲートバイアス電圧■６より遅く立ち上が
るようにするための素子である。
即ち、容量２８がないとすると、電源投入直後にｖ６と
Ｖ、が共に０ボルトとなる瞬間があり、これによりゲー
ト・ソース間バイアス電圧■。が０ボルトとなると、第
２図（ａ）又は（ｂｌの静特性図より、ＦＥＴ２に最大
電流値である飽和ドレイン電流■。、３が流れてしまい
、ＦＥＴ２を破壊してしまう可能性がある。従って、こ
れを防止するために容１２８を挿入し、■、と■、が同
電位にならないようにしている。
Ｖ、が共に０ボルトとなる瞬間があり、これによりゲー
ト・ソース間バイアス電圧■。が０ボルトとなると、第
２図（ａ）又は（ｂｌの静特性図より、ＦＥＴ２に最大
電流値である飽和ドレイン電流■。、３が流れてしまい
、ＦＥＴ２を破壊してしまう可能性がある。従って、こ
れを防止するために容１２８を挿入し、■、と■、が同
電位にならないようにしている。
以上の動作により、一定の電位のソースバイアス電圧ｖ
３が設定される。
３が設定される。
次に、ゲートバイアス電圧■６は、第７図の従来例でも
説明したように、クランプ回路３によって設定される。
説明したように、クランプ回路３によって設定される。
このとき、■。は端子１１に印加されるクランプ電圧■
、より若干低い負電圧となる。そこで、クランプ電圧■
。に温度特性を持たせることにより、ＶＧに温度特性を
持たせる。
、より若干低い負電圧となる。そこで、クランプ電圧■
。に温度特性を持たせることにより、ＶＧに温度特性を
持たせる。
即ち、アース電位と一定の負電圧ＶＥＥを抵抗３１と３
５で分圧し、更に、その間に３つのダイオード３２，３
３．３４を挿入して■。を得ている。
５で分圧し、更に、その間に３つのダイオード３２，３
３．３４を挿入して■。を得ている。
このとき、ダイオード３２．３３．３４は各々例えば１
．５ｍＶ／’Ｃの温度傾斜を有するため、結局クランプ
電圧ｖｃは４．５ ｍ Ｖ ／ ”Ｃの温度特性を有す
る。
．５ｍＶ／’Ｃの温度傾斜を有するため、結局クランプ
電圧ｖｃは４．５ ｍ Ｖ ／ ”Ｃの温度特性を有す
る。
上記動作により、ゲートバイアス電圧ｖＧ、ひいてはゲ
ート・ソース間バイアス電圧■。が、４、５ ｍ Ｖ
／ ’ｃの温度特性を有することになる。
ート・ソース間バイアス電圧■。が、４、５ ｍ Ｖ
／ ’ｃの温度特性を有することになる。
一方、第２図（ａ）又は（ｂ）に示したＦＥＴ２のピン
チオフ電圧”ＰＳ＋ ｖｒｚｓ ｌ ＶＰＳ（１等の
温度特性（傾斜）は、例えば３ ｍ Ｖ ／ ”Ｃであ
り、また、クランプ回路３内のダイオード５自身も例え
ば１．５ｍ Ｖ ／ ”Ｃの温度特性を有する。
チオフ電圧”ＰＳ＋ ｖｒｚｓ ｌ ＶＰＳ（１等の
温度特性（傾斜）は、例えば３ ｍ Ｖ ／ ”Ｃであ
り、また、クランプ回路３内のダイオード５自身も例え
ば１．５ｍ Ｖ ／ ”Ｃの温度特性を有する。
従って、これらの合計である４、 ５ ｍ Ｖ ／ ”
Ｃの温度特性を、３つのダイオード３２．３３．３４の
温度特性で補償することができ、第２図（ａｌ又は（ｂ
ｌに示すように、各ピンチオフ電圧Ｖ□＋ ７１２％
＋ｖｐｓ。によく追従するゲート・ソース間バイアス
電圧Ｖ０．．Ｖ。２６．■。、。を得ることができる。
Ｃの温度特性を、３つのダイオード３２．３３．３４の
温度特性で補償することができ、第２図（ａｌ又は（ｂ
ｌに示すように、各ピンチオフ電圧Ｖ□＋ ７１２％
＋ｖｐｓ。によく追従するゲート・ソース間バイアス
電圧Ｖ０．．Ｖ。２６．■。、。を得ることができる。
上記の関係を第３図に示す。例えば各温度５℃。
２５℃、５０℃毎に、クランプ電圧ｖｃをＶ Ｃ５＋
Ｖ Ｃ２Ｓ＋ｖｅｓ。というように変化させることによ
り、ゲートバイアス電圧■。がＶ ＧＳ＋ Ｖ Ｇａ
ｓ Ｖ Ｇ５゜と変化し、これにより一定のソースバイ
アス電圧■、との差として与えられるゲート・ソース間
バイアス電圧■。を、■。Ｓ＋ Ｖ。２％ ＋ ｖ
ＱＳ。というように変化させることができる。そして、
各ゲートバイアス電圧ｖＧＳ＋ ７６２％ ｒ Ｖ
Ｇ’Ａ６を基準にして各入力信号’／ ｉｓ＜Ｖ ｉｔ
ｓ 〈■ｔｓ。を与えることにより、第２図ｆ８）又は
（ｂ）に示すようにＦＥＴ２の出力として電流１ｐｓ＜
１ｒｚｓ ＜ ｉ□０が得られ、第８図の関係より、
ＬＤＩ （第１図）の光出力１６として一定の光出力
を得るができる。
Ｖ Ｃ２Ｓ＋ｖｅｓ。というように変化させることによ
り、ゲートバイアス電圧■。がＶ ＧＳ＋ Ｖ Ｇａ
ｓ Ｖ Ｇ５゜と変化し、これにより一定のソースバイ
アス電圧■、との差として与えられるゲート・ソース間
バイアス電圧■。を、■。Ｓ＋ Ｖ。２％ ＋ ｖ
ＱＳ。というように変化させることができる。そして、
各ゲートバイアス電圧ｖＧＳ＋ ７６２％ ｒ Ｖ
Ｇ’Ａ６を基準にして各入力信号’／ ｉｓ＜Ｖ ｉｔ
ｓ 〈■ｔｓ。を与えることにより、第２図ｆ８）又は
（ｂ）に示すようにＦＥＴ２の出力として電流１ｐｓ＜
１ｒｚｓ ＜ ｉ□０が得られ、第８図の関係より、
ＬＤＩ （第１図）の光出力１６として一定の光出力
を得るができる。
なお、ＦＥＴ２およびダイオード５の温度特性には変動
があるため、それに応じてダイオード３２．３３．３４
の個数を増減させればよい。
があるため、それに応じてダイオード３２．３３．３４
の個数を増減させればよい。
次に、第４図は本発明の第２の実施例の構成図である。
本実施例においても第１図の第１の実施例と同様に、定
電圧回路２２で設定されるソースバイアス電圧Ｖ、とク
ランプ回路３で設定されるゲートバイアス電圧■。との
差として与えられるゲート・ソース間バイアス電圧Ｖ０
を、第２図Ｆａｔ又は（ｂｌの各温度毎のピンチオフ電
圧ＶＦＳ＋ ＶＰＺ５ ＋Ｖ ＰＳＯに追従させて、
ＶＯ５＋ ＶＱ２Ｓ ＋ ”０５Ｇというように変
化せている。
電圧回路２２で設定されるソースバイアス電圧Ｖ、とク
ランプ回路３で設定されるゲートバイアス電圧■。との
差として与えられるゲート・ソース間バイアス電圧Ｖ０
を、第２図Ｆａｔ又は（ｂｌの各温度毎のピンチオフ電
圧ＶＦＳ＋ ＶＰＺ５ ＋Ｖ ＰＳＯに追従させて、
ＶＯ５＋ ＶＱ２Ｓ ＋ ”０５Ｇというように変
化せている。
ただし、第１図の第１の実施例では、ソース・バイアス
電圧Ｖ、を一定にし、ゲートバイアス電圧■６に温度特
性をもたせることにより、ゲート・ソース間バイアス電
圧■。に温度特性をもたせたが、第４図の第２の実施例
では、逆に、■。を一定にし、■、の方に温度特性をも
たせることにより、■。に温度特性をもたせている。
電圧Ｖ、を一定にし、ゲートバイアス電圧■６に温度特
性をもたせることにより、ゲート・ソース間バイアス電
圧■。に温度特性をもたせたが、第４図の第２の実施例
では、逆に、■。を一定にし、■、の方に温度特性をも
たせることにより、■。に温度特性をもたせている。
そのために、第４図の端子１１に印加するクランプ電圧
ＶＣは、第７図の従来例と同様に一定電圧とし、定電圧
回路２２において、アース電位と一定負電圧ＶＥ！を分
圧する可変抵抗３０に直列にダイオード３６．３７．３
８を接続している。このダイオードは、第１図のダイオ
ード３２．３３゜３４と全く同じ働きをする。従って、
オペアンプ２５の非反転入力の電位が前記と同様に４．
５ ｍ Ｖ／℃の温度特性を有することになり、これに
対応して、ソースバイアス電圧Ｖ、も同様の温度特性を
有する。
ＶＣは、第７図の従来例と同様に一定電圧とし、定電圧
回路２２において、アース電位と一定負電圧ＶＥ！を分
圧する可変抵抗３０に直列にダイオード３６．３７．３
８を接続している。このダイオードは、第１図のダイオ
ード３２．３３゜３４と全く同じ働きをする。従って、
オペアンプ２５の非反転入力の電位が前記と同様に４．
５ ｍ Ｖ／℃の温度特性を有することになり、これに
対応して、ソースバイアス電圧Ｖ、も同様の温度特性を
有する。
上記の関係を第５図に示す。例えば各温度５℃。
２５°Ｃ１５０°Ｃ毎に、ソースバイアス電圧■、を■
１．。
１．。
Ｖ ！＋２５ Ｖ ｓｓ。というように変化させること
により、一定のクランプ電圧■。で定まる一定のゲート
バイアス電圧■Ｇとの差として与えられるゲート・ソー
ス間バイアス電圧ｖ０を＋ Ｖ ＱＳ＋ Ｖ ０２２．
Ｖ Ｑａ。
により、一定のクランプ電圧■。で定まる一定のゲート
バイアス電圧■Ｇとの差として与えられるゲート・ソー
ス間バイアス電圧ｖ０を＋ Ｖ ＱＳ＋ Ｖ ０２２．
Ｖ Ｑａ。
というように変化させることがでる。そして、ゲートバ
イアス電圧■。を基準にして、各入力信号Ｖ ｉｓ 〈
Ｖ ｉｔｓ 〈■ｉｓ。を与えることにより、第２図（
ａ）又は（ｂ）に示すようにＦＥＴ２の出力として電流
ｉｐＳ＜ｉ□Ｓ＜ＩＤＳ。が得られ、第８図の関係より
、ＬＤＩの光出力１６として一定の光出力を得ることが
できる。
イアス電圧■。を基準にして、各入力信号Ｖ ｉｓ 〈
Ｖ ｉｔｓ 〈■ｉｓ。を与えることにより、第２図（
ａ）又は（ｂ）に示すようにＦＥＴ２の出力として電流
ｉｐＳ＜ｉ□Ｓ＜ＩＤＳ。が得られ、第８図の関係より
、ＬＤＩの光出力１６として一定の光出力を得ることが
できる。
なお、ダイオード３６，３７．３８の個数は、第１図の
場合と同様に、ＦＥＴ２及びダイオード５の温度特性に
併せて定めればよい。
場合と同様に、ＦＥＴ２及びダイオード５の温度特性に
併せて定めればよい。
第６図は本発明の第３の実施例の構成図である。
本実施例では第４図の第２の実施例と同様に、ゲートバ
イアス電圧■。を一定にし、ソースバイアス電圧Ｖ、の
方に温度特性をもたせることにより、ゲート・ソース間
バイアス電圧Ｖ、に、温度特性をもたせ、第２図の動作
を実現するが、この場合にソースバイアス電圧■３に温
度特性もたせる手段として、端子４１から与えられる一
定電圧Ｖ３とＦＥＴ２のソース側との間に、抵抗４０を
介して温度特性を有するツェナーダイオードを挿入して
いる。これが、第４図のダイオード３６゜３７．３８と
同様の働きをすることにより、第１図及び第４図の第１
、第２の実施例と同様の動作を行う。なお、端子４１に
与えられる一定電圧■。
イアス電圧■。を一定にし、ソースバイアス電圧Ｖ、の
方に温度特性をもたせることにより、ゲート・ソース間
バイアス電圧Ｖ、に、温度特性をもたせ、第２図の動作
を実現するが、この場合にソースバイアス電圧■３に温
度特性もたせる手段として、端子４１から与えられる一
定電圧Ｖ３とＦＥＴ２のソース側との間に、抵抗４０を
介して温度特性を有するツェナーダイオードを挿入して
いる。これが、第４図のダイオード３６゜３７．３８と
同様の働きをすることにより、第１図及び第４図の第１
、第２の実施例と同様の動作を行う。なお、端子４１に
与えられる一定電圧■。
は、特には図示していないが、第１図の定電圧回路２２
と同様の回路から供給される。
と同様の回路から供給される。
本発明によれば、温度補償回路によってＦＥＴ（７）Ａ
’イアス電圧に温度特性をもたせることにより、光半導
体素子の光出力を一定にするための入力信号の電圧振幅
変化の温度特性を、ＦＥＴの特性の個体差によらず常に
一定の１頃向に保つことができる。これにより、入力側
に一定の特性の自動光制御回路を接続することが可能に
なり、安定した光出力を得ることができる。
’イアス電圧に温度特性をもたせることにより、光半導
体素子の光出力を一定にするための入力信号の電圧振幅
変化の温度特性を、ＦＥＴの特性の個体差によらず常に
一定の１頃向に保つことができる。これにより、入力側
に一定の特性の自動光制御回路を接続することが可能に
なり、安定した光出力を得ることができる。
また、温度補償回路によってクランプ回路等のバイアス
電圧設定回路内の温度特性（例えばダイオードの温度特
性）も併せて補償することにより、より安定した温度補
償が可能となる。
電圧設定回路内の温度特性（例えばダイオードの温度特
性）も併せて補償することにより、より安定した温度補
償が可能となる。
この場合、温度補償回路は数個の温度特性を有するダイ
オード等で簡単に構成できるため、低いコストで実現で
きる。
オード等で簡単に構成できるため、低いコストで実現で
きる。
第１図は第１の実施例の構成図、
第２図（ａｌ、 ｆｂ）は第１、第２の実施例の動作特
性図、 第３図は第１の実施例の動作説明図、 第４図は第２の実施例の構成図、 第５図は第２の実施例の動作説明図、 第６図は第３の実施例の構成図、 第７図は従来例の構成図、 第８図は光半導体素子の特性図、 第９図（ａ）、 （ｂ）は従来例の動作特性図である。 １・・・半導体レーザ（ＬＤ）、 ２・・・電界効果トランジスタ（ＦＥＴ）、３・・・ク
ランプ回路、 ２２・・・定電圧回路、 ３２〜３８・ ・ ・ダイオード、 ３９・・・ツェナーダイオード。
性図、 第３図は第１の実施例の動作説明図、 第４図は第２の実施例の構成図、 第５図は第２の実施例の動作説明図、 第６図は第３の実施例の構成図、 第７図は従来例の構成図、 第８図は光半導体素子の特性図、 第９図（ａ）、 （ｂ）は従来例の動作特性図である。 １・・・半導体レーザ（ＬＤ）、 ２・・・電界効果トランジスタ（ＦＥＴ）、３・・・ク
ランプ回路、 ２２・・・定電圧回路、 ３２〜３８・ ・ ・ダイオード、 ３９・・・ツェナーダイオード。
Claims (1)
- 【特許請求の範囲】 １）入力信号の電圧振幅変化に応じて出力電流を変化さ
せることより、光半導体素子の光出力の駆動制御を行う
電界効果トランジスタを有する光半導体素子駆動回路に
おいて、 前記電界効果トランジスタの入力側のバイアス電圧を、
温度変化に応じて該電界効果トランジスタのピンチオフ
電圧の温度特性に追従するように変化させる温度補償回
路を有することを特徴とする光半導体素子駆動回路。 ２）前記温度補償回路は、前記バイアス電圧を設定する
バイアス電圧設定回路の温度特性に対する補償を併せて
行うことを特徴とする請求項１記載の光半導体素子駆動
回路。 ３）前記温度補償回路は、電源電圧を温度変化に応じた
電圧値で電圧降下させ、前記バイアス電なくとも１つの
温度特性を有するダイオードによって構成されることを
特徴とする請求項１又は２記載の光半導体素子駆動回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7649088A JPH084168B2 (ja) | 1988-03-31 | 1988-03-31 | 光半導体素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7649088A JPH084168B2 (ja) | 1988-03-31 | 1988-03-31 | 光半導体素子駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01251682A true JPH01251682A (ja) | 1989-10-06 |
| JPH084168B2 JPH084168B2 (ja) | 1996-01-17 |
Family
ID=13606660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7649088A Expired - Fee Related JPH084168B2 (ja) | 1988-03-31 | 1988-03-31 | 光半導体素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084168B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270279A (ja) * | 1990-03-20 | 1991-12-02 | Nec Corp | 発光ダイオード駆動回路 |
| JPH04150081A (ja) * | 1990-10-15 | 1992-05-22 | Nec Corp | 半導体レーザ駆動回路 |
| JP2006237087A (ja) * | 2005-02-22 | 2006-09-07 | Canon Inc | レーザダイオード駆動回路及び駆動方法 |
| JP2009272321A (ja) * | 2008-04-30 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
-
1988
- 1988-03-31 JP JP7649088A patent/JPH084168B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03270279A (ja) * | 1990-03-20 | 1991-12-02 | Nec Corp | 発光ダイオード駆動回路 |
| JPH04150081A (ja) * | 1990-10-15 | 1992-05-22 | Nec Corp | 半導体レーザ駆動回路 |
| JP2006237087A (ja) * | 2005-02-22 | 2006-09-07 | Canon Inc | レーザダイオード駆動回路及び駆動方法 |
| JP2009272321A (ja) * | 2008-04-30 | 2009-11-19 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084168B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222357B1 (en) | Current output circuit with controlled holdover capacitors | |
| KR100700406B1 (ko) | 전압 레귤레이터 | |
| US5212458A (en) | Current mirror compensation circuit | |
| US4879524A (en) | Constant current drive circuit with reduced transient recovery time | |
| JPH11272346A (ja) | 電流ソース | |
| US10915124B2 (en) | Voltage regulator having a phase compensation circuit | |
| JPH088456B2 (ja) | ドライバ回路 | |
| EP0268345A2 (en) | Matching current source | |
| US7245165B2 (en) | Turn-on bus transmitter with controlled slew rate | |
| US5801584A (en) | Constant-current circuit using field-effect transistor | |
| JPH01251682A (ja) | 光半導体素子駆動回路 | |
| US4808909A (en) | Bias voltage and constant current supply circuit | |
| KR900005872B1 (ko) | 증폭기 | |
| US7288993B2 (en) | Small signal amplifier with large signal output boost stage | |
| KR20080000542A (ko) | 스위칭 레귤레이터 | |
| US6104170A (en) | Method and circuit for preventing oscillations in a battery charger | |
| US5334950A (en) | Class-AB push-pull drive circuit | |
| US5065043A (en) | Biasing circuits for field effect transistors using GaAs FETS | |
| US6879608B1 (en) | High compliance laser driver | |
| US5864230A (en) | Variation-compensated bias current generator | |
| KR20010106448A (ko) | 드라이버 회로 | |
| WO2007135139A1 (en) | Circuit for limiting the output swing of an amplifier | |
| KR100332508B1 (ko) | 안정화전류미러회로 | |
| US5973565A (en) | DC bias feedback circuit for MESFET bias stability | |
| KR100438979B1 (ko) | 아날로그 전류 출력 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |