JPH088456B2 - ドライバ回路 - Google Patents
ドライバ回路Info
- Publication number
- JPH088456B2 JPH088456B2 JP3199908A JP19990891A JPH088456B2 JP H088456 B2 JPH088456 B2 JP H088456B2 JP 3199908 A JP3199908 A JP 3199908A JP 19990891 A JP19990891 A JP 19990891A JP H088456 B2 JPH088456 B2 JP H088456B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- source
- power
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
- H03F3/3455—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices with junction-FET's
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般に、電力ＭＯＳＦ
ＥＴ用のドライバ回路に関する。
ＥＴ用のドライバ回路に関する。
【０００２】
【従来の技術】線形電力増幅器は、Ｂ級あるいはＡＢ級
モードで動作する、ハイ・サイドとロー・サイドの電力
トランジスタの使用を要求する。線形電力増幅器は、通
常、低インピーダンス電圧モード・ドライバによって駆
動され、そしてこの低インピーダンス電圧モード・ドラ
イバは、電力デバイスの大きな入力容量がドライバの性
能に影響を与えないために、十分なドライブ容量を持た
なくてはならない。この形態に問題が生じるのは、ＭＯ
Ｓトランジスタを電力デバイス、特に集積回路の中で適
用するときと、および／または、全ＮＭＯＳブリッジが
使用されるときである。どのような問題かを以下に示
す。
モードで動作する、ハイ・サイドとロー・サイドの電力
トランジスタの使用を要求する。線形電力増幅器は、通
常、低インピーダンス電圧モード・ドライバによって駆
動され、そしてこの低インピーダンス電圧モード・ドラ
イバは、電力デバイスの大きな入力容量がドライバの性
能に影響を与えないために、十分なドライブ容量を持た
なくてはならない。この形態に問題が生じるのは、ＭＯ
Ｓトランジスタを電力デバイス、特に集積回路の中で適
用するときと、および／または、全ＮＭＯＳブリッジが
使用されるときである。どのような問題かを以下に示
す。
【０００３】入力ゲート・インピーダンスは容量性であ
るので、ゲート・ドライバは、シンクとソースの能力を
持たねばならない。電力デバイスにおいて一定出力電流
を維持するために、ゲート電圧は、ゼロ電流に対し一定
を保たねばならない。Ａ級のゲート・ドライバが用いら
れるならば、結果的に非常に非効率となる。ＡＢ級のゲ
ート・ドライバが用いられるならば、より高い効率が達
成できるが、ドライバにおける交差歪は、伝達関数が非
線形となり、定常状態下で、制御を喪失する可能性があ
る。
るので、ゲート・ドライバは、シンクとソースの能力を
持たねばならない。電力デバイスにおいて一定出力電流
を維持するために、ゲート電圧は、ゼロ電流に対し一定
を保たねばならない。Ａ級のゲート・ドライバが用いら
れるならば、結果的に非常に非効率となる。ＡＢ級のゲ
ート・ドライバが用いられるならば、より高い効率が達
成できるが、ドライバにおける交差歪は、伝達関数が非
線形となり、定常状態下で、制御を喪失する可能性があ
る。
【０００４】閉ループ構成の中で使用可能とするため
に、高い利得と主極補償が、増幅器の入力段に与えられ
なければならない。補償コンデンサの集積化は、比較的
大きいシリコン領域を必要とする。
に、高い利得と主極補償が、増幅器の入力段に与えられ
なければならない。補償コンデンサの集積化は、比較的
大きいシリコン領域を必要とする。
【０００５】電力段スルーレートは、独立に制御するこ
とはできない。電力段のスルーレートは、ゲート・ドラ
イバの出力インピーダンス、または、内部補償ノードの
どちらかによって、制御される。どちらの場合でも、ス
ルーレートは独立には制御できない。
とはできない。電力段のスルーレートは、ゲート・ドラ
イバの出力インピーダンス、または、内部補償ノードの
どちらかによって、制御される。どちらの場合でも、ス
ルーレートは独立には制御できない。
【０００６】ハイ・サイド電力デバイスを駆動するため
には、低出力インピーダンスを有する浮動電圧モード・
ゲート・ドライバが必要である。ＮＭＯＳトランジスタ
は同等のＰＭＯＳトランジスタよりも、かなり小さい
（すなわち安価である）ので、ハイ・サイド／ロー・サ
イド双方に、ＮＭＯＳトランジスタを用いるのが望まし
い。ＮＭＯＳトランジスタのソースは、ハイ・サイド電
力デバイスに用いられるときは浮動しているので、ゲー
ト・ドライバも浮動していなければならない。このた
め、電圧モード・ドライバを用いるためには、複合レベ
ル・シフト回路が要求される。
には、低出力インピーダンスを有する浮動電圧モード・
ゲート・ドライバが必要である。ＮＭＯＳトランジスタ
は同等のＰＭＯＳトランジスタよりも、かなり小さい
（すなわち安価である）ので、ハイ・サイド／ロー・サ
イド双方に、ＮＭＯＳトランジスタを用いるのが望まし
い。ＮＭＯＳトランジスタのソースは、ハイ・サイド電
力デバイスに用いられるときは浮動しているので、ゲー
ト・ドライバも浮動していなければならない。このた
め、電圧モード・ドライバを用いるためには、複合レベ
ル・シフト回路が要求される。
【０００７】
【発明が解決しようとする課題】本発明の目的は、上記
欠点を克服するための、電力ＭＯＳトランジスタ用ドラ
イバを提供することにある。
欠点を克服するための、電力ＭＯＳトランジスタ用ドラ
イバを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、電力ＭＯＳＦ
ＥＴと組み合わされた双方向電流源ドライバを提供す
る。
ＥＴと組み合わされた双方向電流源ドライバを提供す
る。
【０００９】ハイ・インピーダンス電流源ドライバを用
いると、大きな利点が得られる。それを以下に示す。本
発明に従う、電力ＭＯＳＦＥＴ（Ｑ３１）のゲート電極
を電流駆動するドライバ回路は、第１電源電位及び第２
電源電位の間に直列に接続された第１トランジスタ（Ｑ
３３）及び第２トランジスタ（Ｑ３４）と、上記第１電
源電位及び上記第２電源電位の間に直列に接続された第
３トランジスタ（Ｑ３６）、第４トランジスタ（Ｑ３
２）及び第１電流源（ＩOFF）と、上記第１電源電位及
び上記第２電源電位の間に直列に接続された第５トラン
ジスタ（Ｑ３７）及び第２電流源（ＩON）とを有し、上
記第４トランジスタ（Ｑ３２）及び上記第１電流源（Ｉ
OFF）の接続点が上記電力ＭＯＳＦＥＴ（Ｑ３１）のゲ
ート電極に接続され、上記第１トランジスタ（Ｑ３３）
及び上記第４トランジスタ（Ｑ３２）の制御電極同士が
互いに接続されて第１電流ミラー回路を形成し、上記第
３トランジスタ（Ｑ３６）及び上記第５トランジスタ
（Ｑ３７）の制御電極同士が互いに接続されて第２電流
ミラー回路を形成し、上記第２トランジスタ（Ｑ３４）
は、これの制御電極に印加される入力電圧に応答して第
１電流を上記第１電流ミラー回路の第１トランジスタ
（Ｑ３３）に供給し、そして上記第１電流ミラー回路
は、上記第１電流に応答して該第１電流に比例した第２
電流を上記第４トランジスタ（Ｑ３２）に流し、上記第
２電流ミラー回路は、上記第２電流源（ＩON）から供給
される第３電流に応答して該第３電流に比例した第４電
流を上記第３トランジスタ（Ｑ３６）に流し、上記第１
電流源（ＩOFF）の電流と、上記第２電流及び上記第４
電流のうち小さい方の電流との差の電流が上記電力ＭＯ
ＳＦＥＴ（Ｑ３１）のゲート電極に供給されて、上記第
２電流源（ＩON）により供給される上記第３電流の値
が、上記電力ＭＯＳＦＥＴ（Ｑ３１）のスルーレートを
制限することを特徴とする。本発明に従う、電力ＭＯＳ
ＦＥＴ（Ｑ３１）のゲート電極を電流駆動するドライバ
回路は、第１電源電位及び第２電源電位の間に直列に接
続された第１トランジスタ（Ｑ４６）、第２トランジス
タ（Ｑ４３）及び第３トランジスタ（Ｑ４４）と、上記
第１電源電位及び上記第２電源電位の間に直列に接続さ
れた第４トランジスタ（Ｑ４２）及び第１電流源（Ｉ
OFF)と、上記第１電源電位及び上記第２電源電位の間に
直列に接続された第５トランジスタ（Ｑ４７）及び第２
電流源（ＩON）とを有し、上記第４トランジスタ（Ｑ４
２）及び上記第１電流源（ＩOFF）の接続点が上記電力
ＭＯＳＦＥＴ（Ｑ４１）のゲート電極に接続され、上記
第２トランジスタ（Ｑ４３）及び上記第４トランジスタ
（Ｑ４２）の制御電極同士が互いに接続されて第１電流
ミラー回路を形成し、上記第１トランジスタ（Ｑ４６）
及び上記第５トランジスタ（Ｑ４７）の制御電極同士が
互いに接続されて第２電流ミラー回路を形成し、上記第
３トランジスタ（Ｑ４４）はこれの制御電極に印加され
る入力電圧に応答して第１電流を上記第１電流ミラー回
路の第２トランジスタ（Ｑ４３）に供給し、そして上記
第１電流ミラー回路は、上記第１電流に応答して該第１
電流に比例した第２電流を上記第４トランジスタ（Ｑ４
２）に流し、上記第２電流ミラー回路は、上記第２電流
源から供給される第３電流に応答して該第３電流に比例
した第４電流を上記第１トランジスタ（Ｑ４６）に流
し、上記第１電流源の電流と上記第２電流との差の電流
が上記電力ＭＯＳＦＥＴ（Ｑ４１）のゲート電極に供給
されて、上記第２電流源（ＩON）により供給される上記
第３電流の値が、上記電力ＭＯＳＦＥＴ（Ｑ４１）のス
ルーレートを増加することを特徴とする。
いると、大きな利点が得られる。それを以下に示す。本
発明に従う、電力ＭＯＳＦＥＴ（Ｑ３１）のゲート電極
を電流駆動するドライバ回路は、第１電源電位及び第２
電源電位の間に直列に接続された第１トランジスタ（Ｑ
３３）及び第２トランジスタ（Ｑ３４）と、上記第１電
源電位及び上記第２電源電位の間に直列に接続された第
３トランジスタ（Ｑ３６）、第４トランジスタ（Ｑ３
２）及び第１電流源（ＩOFF）と、上記第１電源電位及
び上記第２電源電位の間に直列に接続された第５トラン
ジスタ（Ｑ３７）及び第２電流源（ＩON）とを有し、上
記第４トランジスタ（Ｑ３２）及び上記第１電流源（Ｉ
OFF）の接続点が上記電力ＭＯＳＦＥＴ（Ｑ３１）のゲ
ート電極に接続され、上記第１トランジスタ（Ｑ３３）
及び上記第４トランジスタ（Ｑ３２）の制御電極同士が
互いに接続されて第１電流ミラー回路を形成し、上記第
３トランジスタ（Ｑ３６）及び上記第５トランジスタ
（Ｑ３７）の制御電極同士が互いに接続されて第２電流
ミラー回路を形成し、上記第２トランジスタ（Ｑ３４）
は、これの制御電極に印加される入力電圧に応答して第
１電流を上記第１電流ミラー回路の第１トランジスタ
（Ｑ３３）に供給し、そして上記第１電流ミラー回路
は、上記第１電流に応答して該第１電流に比例した第２
電流を上記第４トランジスタ（Ｑ３２）に流し、上記第
２電流ミラー回路は、上記第２電流源（ＩON）から供給
される第３電流に応答して該第３電流に比例した第４電
流を上記第３トランジスタ（Ｑ３６）に流し、上記第１
電流源（ＩOFF）の電流と、上記第２電流及び上記第４
電流のうち小さい方の電流との差の電流が上記電力ＭＯ
ＳＦＥＴ（Ｑ３１）のゲート電極に供給されて、上記第
２電流源（ＩON）により供給される上記第３電流の値
が、上記電力ＭＯＳＦＥＴ（Ｑ３１）のスルーレートを
制限することを特徴とする。本発明に従う、電力ＭＯＳ
ＦＥＴ（Ｑ３１）のゲート電極を電流駆動するドライバ
回路は、第１電源電位及び第２電源電位の間に直列に接
続された第１トランジスタ（Ｑ４６）、第２トランジス
タ（Ｑ４３）及び第３トランジスタ（Ｑ４４）と、上記
第１電源電位及び上記第２電源電位の間に直列に接続さ
れた第４トランジスタ（Ｑ４２）及び第１電流源（Ｉ
OFF)と、上記第１電源電位及び上記第２電源電位の間に
直列に接続された第５トランジスタ（Ｑ４７）及び第２
電流源（ＩON）とを有し、上記第４トランジスタ（Ｑ４
２）及び上記第１電流源（ＩOFF）の接続点が上記電力
ＭＯＳＦＥＴ（Ｑ４１）のゲート電極に接続され、上記
第２トランジスタ（Ｑ４３）及び上記第４トランジスタ
（Ｑ４２）の制御電極同士が互いに接続されて第１電流
ミラー回路を形成し、上記第１トランジスタ（Ｑ４６）
及び上記第５トランジスタ（Ｑ４７）の制御電極同士が
互いに接続されて第２電流ミラー回路を形成し、上記第
３トランジスタ（Ｑ４４）はこれの制御電極に印加され
る入力電圧に応答して第１電流を上記第１電流ミラー回
路の第２トランジスタ（Ｑ４３）に供給し、そして上記
第１電流ミラー回路は、上記第１電流に応答して該第１
電流に比例した第２電流を上記第４トランジスタ（Ｑ４
２）に流し、上記第２電流ミラー回路は、上記第２電流
源から供給される第３電流に応答して該第３電流に比例
した第４電流を上記第１トランジスタ（Ｑ４６）に流
し、上記第１電流源の電流と上記第２電流との差の電流
が上記電力ＭＯＳＦＥＴ（Ｑ４１）のゲート電極に供給
されて、上記第２電流源（ＩON）により供給される上記
第３電流の値が、上記電力ＭＯＳＦＥＴ（Ｑ４１）のス
ルーレートを増加することを特徴とする。
【００１０】電流源は容易に集積化される。電流源は、
レベル・シフト・ドライブ信号を、浮動電力デバイスに
供給する容易な方法を提供する。ＭＯＳ電力デバイスの
入力キャパシタンスと結合した電流源ゲート・ドライブ
は、非常に高利得な回路を供給する。ＭＯＳ電力デバイ
スの入力キャパシタンスと結合した電流源ゲート・ドラ
イブは、主極補償を与える。この主極補償は、ループ内
の付加的補償コンデンサの必要性を無くする。スルーレ
ートは、大信号状態下で最大ゲート・ドライブ電流を制
限あるいは増大させることによって、小信号伝達関数と
は独立に、制御することができる。電流モード・ゲート
・ドライブは、交差歪のない簡単なシンク／ソース・ゲ
ート・ドライバを考慮している。
レベル・シフト・ドライブ信号を、浮動電力デバイスに
供給する容易な方法を提供する。ＭＯＳ電力デバイスの
入力キャパシタンスと結合した電流源ゲート・ドライブ
は、非常に高利得な回路を供給する。ＭＯＳ電力デバイ
スの入力キャパシタンスと結合した電流源ゲート・ドラ
イブは、主極補償を与える。この主極補償は、ループ内
の付加的補償コンデンサの必要性を無くする。スルーレ
ートは、大信号状態下で最大ゲート・ドライブ電流を制
限あるいは増大させることによって、小信号伝達関数と
は独立に、制御することができる。電流モード・ゲート
・ドライブは、交差歪のない簡単なシンク／ソース・ゲ
ート・ドライバを考慮している。
【００１１】
【実施例】本発明は種々の変形および別形態が可能であ
るが、特定の実施例を図面中に例示し、詳細に説明す
る。しかし、本発明は、開示された特定の形態に限定さ
れるものではなく、特許請求の範囲によって示される本
発明の精神および範囲に基づき、あらゆる変形，均等お
よび変更を含むことが意図されていることは理解されよ
う。
るが、特定の実施例を図面中に例示し、詳細に説明す
る。しかし、本発明は、開示された特定の形態に限定さ
れるものではなく、特許請求の範囲によって示される本
発明の精神および範囲に基づき、あらゆる変形，均等お
よび変更を含むことが意図されていることは理解されよ
う。
【００１２】図１は、ハイ・サイド・ドライバとロー・
サイド・ドライバに電力ＮＭＯＳトランジスタを用い
た、Ｂ級およびＡＢ級線形電力増幅器を示すブロック図
である。増幅器は、Ｚ１／Ｚ２に等しい伝達関数を有す
る閉ループ構成中に使用される。ハイ・サイド・トラン
ジスタＱ１のソースは、アース電位からＶｃｃまで変動
可能なので、ゲート・ドライバも浮動ドライバでなくて
はならない。そのゲート・ドライバは、ゲート電圧Ｖｇ
ｓを、ソース・レベルから独立して制御できなければな
らない。
サイド・ドライバに電力ＮＭＯＳトランジスタを用い
た、Ｂ級およびＡＢ級線形電力増幅器を示すブロック図
である。増幅器は、Ｚ１／Ｚ２に等しい伝達関数を有す
る閉ループ構成中に使用される。ハイ・サイド・トラン
ジスタＱ１のソースは、アース電位からＶｃｃまで変動
可能なので、ゲート・ドライバも浮動ドライバでなくて
はならない。そのゲート・ドライバは、ゲート電圧Ｖｇ
ｓを、ソース・レベルから独立して制御できなければな
らない。
【００１３】図２および図３は、ドライバ回路の２つの
参考例を示している。入力差動相互コンダクタンス段
は、それぞれの参考例において双方向ゲート・ドライブ
電流を生成するのに用いられる。
参考例を示している。入力差動相互コンダクタンス段
は、それぞれの参考例において双方向ゲート・ドライブ
電流を生成するのに用いられる。
【００１４】図２はトランジスタＱ１１のための差動電
流ドライバ回路を示している。トランジスタＱ１１は、
各々のゲート・ドライバ回路に接続されている図１のト
ランジスタＱ１若しくはＱ２に対応する。Ｑ１４および
Ｑ１５は、電流源ＩMAX によってバイアスされる差動対
を形成する。差動対の利得は、Ｑ１４とＱ１５の相互コ
ンダクタンスによって決定される。Ｑ１４における電流
は、ＩQ14 がＩQ12 に等しくなるように、電流ミラーＱ
１３とＱ１２によって反転される。さらに、Ｑ１２にお
ける電流は、Ｑ１５における電流に加え合わされる。正
味電流はＩｇである。２つの入力Ｖ１とＶ２が釣り合っ
ているとき（Ｖ１＝Ｖ２）は、Ｉｇ＝ＩQ14 −ＩQ15 ＝
０である。線形動作中は、Ｉｇ＝ｇｍ（Ｖ１−Ｖ２）で
ある。ここで、ｇｍはＱ１４とＱ１５の相互コンダクタ
ンスである。大きな差動入力電圧に対しては、ＩｇはＩ
MAX により制限される。もし（Ｖ１−Ｖ２）＞ＩMAX ／
ｇｍならば、Ｉｇ（ｍａｘ）＝ＩMAX であり、もし（Ｖ
１−Ｖ２）＜−ＩMAX ／ｇｍならば、Ｉｇ（ｍｉｎ）＝
−ＩMAX である。その結果、双方向電流源は、交差歪を
持たず、その出力は、差動入力電圧によって制御され
る。出力電流が出力電圧とは独立しているので、例えば
図１のＱ１若しくはＱ２のようなハイ・サイドあるいは
ロー・サイドのスイッチを駆動するために、このゲート
・ドライバが用いられる。電圧ＶDはトランジスタＱ１
１のドレイン電圧であり、そして電圧ＶSは、トランジ
スタＱ１１のドレイン電圧である。
流ドライバ回路を示している。トランジスタＱ１１は、
各々のゲート・ドライバ回路に接続されている図１のト
ランジスタＱ１若しくはＱ２に対応する。Ｑ１４および
Ｑ１５は、電流源ＩMAX によってバイアスされる差動対
を形成する。差動対の利得は、Ｑ１４とＱ１５の相互コ
ンダクタンスによって決定される。Ｑ１４における電流
は、ＩQ14 がＩQ12 に等しくなるように、電流ミラーＱ
１３とＱ１２によって反転される。さらに、Ｑ１２にお
ける電流は、Ｑ１５における電流に加え合わされる。正
味電流はＩｇである。２つの入力Ｖ１とＶ２が釣り合っ
ているとき（Ｖ１＝Ｖ２）は、Ｉｇ＝ＩQ14 −ＩQ15 ＝
０である。線形動作中は、Ｉｇ＝ｇｍ（Ｖ１−Ｖ２）で
ある。ここで、ｇｍはＱ１４とＱ１５の相互コンダクタ
ンスである。大きな差動入力電圧に対しては、ＩｇはＩ
MAX により制限される。もし（Ｖ１−Ｖ２）＞ＩMAX ／
ｇｍならば、Ｉｇ（ｍａｘ）＝ＩMAX であり、もし（Ｖ
１−Ｖ２）＜−ＩMAX ／ｇｍならば、Ｉｇ（ｍｉｎ）＝
−ＩMAX である。その結果、双方向電流源は、交差歪を
持たず、その出力は、差動入力電圧によって制御され
る。出力電流が出力電圧とは独立しているので、例えば
図１のＱ１若しくはＱ２のようなハイ・サイドあるいは
ロー・サイドのスイッチを駆動するために、このゲート
・ドライバが用いられる。電圧ＶDはトランジスタＱ１
１のドレイン電圧であり、そして電圧ＶSは、トランジ
スタＱ１１のドレイン電圧である。
【００１５】図３は、ゲート・ドライバの第２の参考例
を示している。このゲート・ドライバ回路は、図１のト
ランジスタＱ１若しくはＱ２に対応するトランジスタＱ
２１を駆動する。電圧ＶDはトランジスタＱ２１のドレ
イン電圧であり、そして電圧ＶSはトランジスタＱ２１
のソース電圧である。この参考例において、一定なター
ンオフ電流ＩOFF は電力デバイスのゲートに供給され
る。差動対Ｑ２４，Ｑ２５は、電流源ＩONによってバイ
アスされる。Ｑ２４の出力は、ＩQ24 がＩQ22 に等しく
なるように、電流ミラーＱ２２，Ｑ２３によって反転さ
れる。Ｑ２２における電流は、ターンオフ電流ＩOFF と
加え合わされ、Ｉｇ＝ＩQ24 −ＩOFF である。差動入力
電圧が、ＩQ24 とＩOFF を等しくさせるような電圧なら
ば、Ｉｇは０に等しい。線形動作の間は、Ｉｇ＝ｇｍ
（Ｖ１−Ｖ２）／２−ＩOFF である。もしＩｇの最大値
＝ＩON−Ｉ0FF で、ＩON＝２×ＩOFF ならば、Ｉｇ（ｍ
ａｘ）＝ＩOFF となる。Ｉｇ（ｍｉｎ）の最小値は−Ｉ
OFF である。ＩONとＩOFF の大きさを変えることによ
り、Ｉｇの最大値と最小値を独立に制御することができ
る。
を示している。このゲート・ドライバ回路は、図１のト
ランジスタＱ１若しくはＱ２に対応するトランジスタＱ
２１を駆動する。電圧ＶDはトランジスタＱ２１のドレ
イン電圧であり、そして電圧ＶSはトランジスタＱ２１
のソース電圧である。この参考例において、一定なター
ンオフ電流ＩOFF は電力デバイスのゲートに供給され
る。差動対Ｑ２４，Ｑ２５は、電流源ＩONによってバイ
アスされる。Ｑ２４の出力は、ＩQ24 がＩQ22 に等しく
なるように、電流ミラーＱ２２，Ｑ２３によって反転さ
れる。Ｑ２２における電流は、ターンオフ電流ＩOFF と
加え合わされ、Ｉｇ＝ＩQ24 −ＩOFF である。差動入力
電圧が、ＩQ24 とＩOFF を等しくさせるような電圧なら
ば、Ｉｇは０に等しい。線形動作の間は、Ｉｇ＝ｇｍ
（Ｖ１−Ｖ２）／２−ＩOFF である。もしＩｇの最大値
＝ＩON−Ｉ0FF で、ＩON＝２×ＩOFF ならば、Ｉｇ（ｍ
ａｘ）＝ＩOFF となる。Ｉｇ（ｍｉｎ）の最小値は−Ｉ
OFF である。ＩONとＩOFF の大きさを変えることによ
り、Ｉｇの最大値と最小値を独立に制御することができ
る。
【００１６】図４は小信号モデルを示している。ＭＯＳ
ゲート電流Ｉｇは、入力電圧（Ｖ１−Ｖ２）に、差動入
力段の相互コンダクタンス，および電流ミラー利得によ
る乗数をかけたものに等しい。小信号伝達関数は以下の
ようにして誘導される。
ゲート電流Ｉｇは、入力電圧（Ｖ１−Ｖ２）に、差動入
力段の相互コンダクタンス，および電流ミラー利得によ
る乗数をかけたものに等しい。小信号伝達関数は以下の
ようにして誘導される。
【００１７】 Ｉｏ ＝ｇｍＶｇｓ Ｉｏ はＭＯＳ電力デバイスの小信号出力電流である ｇｍはＭＯＳ電力デバイスの相互コンダクタンス利得である ＶｇｓはＭＯＳ電力デバイスのゲート・ソース電圧である ＩｇによりＶｇｓを求めると Ｉｇ＝Ｖｇｓ／（（１／ｓＣｇｓ）＋（（Ｖｇｓ−Ｖｄｓ）／（１／ ｓＣｇｄ） ＝ｓＶｇｓＣｇｓ＋ｓ（Ｖｇｓ−Ｖｄｓ）Ｃｇｄ ｓ（Ｃｇｓ＋Ｃｇｄ）Ｖｇｓ＝Ｉｇ＋ｓＣｇｄＶｄｓ Ｖｇｓ＝（Ｉｇ＋ｓＣｇｄＶｄｓ）／ｓ（Ｃｇｓ＋Ｃｇｄ） 最初の式に代入すると Ｉｏ ＝ｇｍ（Ｉｇ＋ｓＣｇｄＶｄｓ）／ｓ（Ｃｇｓ＋Ｃｇｄ） ｓ（Ｃｇｓ＋Ｃｇｄ）Ｉｏ ＝ｇｍＩｇ＋ｓＣｇｄ（ｇｍＶｇｓ） Ｖｄｓ＝−ＩｏＲ１ ｇｍＩｇ＝Ｉｏ（ｓ（Ｃｇｓ＋Ｃｇｄ）＋ｓ（ｇｍＲ１Ｃｇｄ）） Ｉｏ／Ｉｇ＝ｇｍ／ｓ（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ１）） Ｖｏｕｔ／Ｉｇ＝（１／ｓ）×（ｇｍＲ１／（Ｃｇｓ＋Ｃｇｄ（１＋ｇ ｍＲ１）） 単位利得交差点は Ｖｏｕｔ／Ｉｇ＝１ ２×（ｐｉ）×Ｆｏ ＝ｇｍＲ１／（Ｃｇｓ＝Ｃｇｄ（１＋ｇｍＲ１） ） Ｆｏ ＝ｇｍＲ１／（２×（ｐｉ）×（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ１ ）） 伝達関数のボード線図を図５に示す。伝達関数の直流利
得は理論上無限である。実際には直流利得は、電流源Ｉ
ｇの出力インピーダンスと、電力デバイスのゲート上に
どのような入力漏洩が存在するかによって、制限され
る。
得は理論上無限である。実際には直流利得は、電流源Ｉ
ｇの出力インピーダンスと、電力デバイスのゲート上に
どのような入力漏洩が存在するかによって、制限され
る。
【００１８】小信号伝達関数は、Ｆｏの単位利得交差点
を有する積分器の伝達関数である。差動出力段の相互コ
ンダクタンスを変えることによって、開ループ伝達関数
の利得は高くなったり低くなったりする。
を有する積分器の伝達関数である。差動出力段の相互コ
ンダクタンスを変えることによって、開ループ伝達関数
の利得は高くなったり低くなったりする。
【００１９】大信号スルーレートは以下のように誘導さ
れる。スルーレートは、最大ゲート・ドライブ電流Ｉｇ
（ｍａｘ）によって制限される。
れる。スルーレートは、最大ゲート・ドライブ電流Ｉｇ
（ｍａｘ）によって制限される。
【００２０】 Ｖｏｕｔ／Ｉｇ＝（１／ｓ）×（ｇｍＲ１／（Ｃｇｓ＋Ｃｇｄ（１＋ｇ ｍＲ１）） ｓＶｏｕｔ＝Ｉｇ×（ｇｍＲ１／（Ｃｇｓ＋Ｃｇｄ（１＋ｇｍＲ１）） ＩｇにＩｇ（ｍａｘ）を代入してスルーレートを導く ｓＶｏｕｔ＝Ｉｇ（ｍａｘ）×（ｇｍＲ１／（Ｃｇｓ＋Ｃｇｄ（１＋ｇ ｍＲ１）） 負荷が電流源（すなわち、誘導性である）ならば、Ｒ１
は非常に大きくなり、式は単純化される。
は非常に大きくなり、式は単純化される。
【００２１】 ｓＶｏｕｔ＝Ｉｇ（ｍａｘ）×（ｇｍＲ１／（Ｃｇｄ（ｇｍＲ１）） ＝Ｉｇ（ｍａｘ）×（１／Ｃｇｄ） 最大（または最小）ゲート・ドライブ電流を調整するこ
とによって、増幅器のスルーレートは、高性能または低
性能に対して調整できる。Ｉｇ（ｍａｘ）はターンオン
電圧スルーレートを制御し、Ｉｇ（ｍｉｎ）はターンオ
フ・スルーレートを制御する。これらのパラメータは、
独立に制御することができる。
とによって、増幅器のスルーレートは、高性能または低
性能に対して調整できる。Ｉｇ（ｍａｘ）はターンオン
電圧スルーレートを制御し、Ｉｇ（ｍｉｎ）はターンオ
フ・スルーレートを制御する。これらのパラメータは、
独立に制御することができる。
【００２２】最大ゲート電流を差動入力段で制御するこ
とは、非実用的もしくは不可能となることもある。入力
電圧が差動電圧ではなくシングル・エンドであるときの
出力電力トランジスタＱ３１のドライバ回路の実施例を
図６に示す。トランジスタＱ３１は、図１のトランジス
タＱ１若しくはＱ２に対応する。電圧ＶDはトランジス
タＱ３１のドレイン電圧であり、そして電圧ＶSはトラ
ンジスタＱ３１のソース電圧である。この実施例におい
て、Ｑ３４における最大電流を制御するのは難しいであ
ろう。この応用においては、Ｉｇ（ｍａｘ）を制限する
第２の方法が用いられる。反転電流ミラーＱ３３−Ｑ３
２は、第２の電流ミラーＱ３７−Ｑ３６の出力を、Ｑ３
２のソースとＶｃｃの間で結合することによって変形さ
れる。議論を簡単にするために、双方の電流ミラーは１
の利得を持つものと仮定する。
とは、非実用的もしくは不可能となることもある。入力
電圧が差動電圧ではなくシングル・エンドであるときの
出力電力トランジスタＱ３１のドライバ回路の実施例を
図６に示す。トランジスタＱ３１は、図１のトランジス
タＱ１若しくはＱ２に対応する。電圧ＶDはトランジス
タＱ３１のドレイン電圧であり、そして電圧ＶSはトラ
ンジスタＱ３１のソース電圧である。この実施例におい
て、Ｑ３４における最大電流を制御するのは難しいであ
ろう。この応用においては、Ｉｇ（ｍａｘ）を制限する
第２の方法が用いられる。反転電流ミラーＱ３３−Ｑ３
２は、第２の電流ミラーＱ３７−Ｑ３６の出力を、Ｑ３
２のソースとＶｃｃの間で結合することによって変形さ
れる。議論を簡単にするために、双方の電流ミラーは１
の利得を持つものと仮定する。
【００２３】ＩQ34 がＩONより小さいときは、Ｑ３６の
ドレイン・ソース電圧は小さく、ＩQ32 はＩQ34 に等し
くなる。しかし、ＩQ34 が増加しＩQ34 がＩONより大き
くなると、Ｑ３２の電流は、電流源ＩONの値に制限され
る。これによって、ターンオン，ターンオフ・スルーレ
ートを、入力相互コンダクタンス段から独立な２つの電
流源によって制御することが可能になる。
ドレイン・ソース電圧は小さく、ＩQ32 はＩQ34 に等し
くなる。しかし、ＩQ34 が増加しＩQ34 がＩONより大き
くなると、Ｑ３２の電流は、電流源ＩONの値に制限され
る。これによって、ターンオン，ターンオフ・スルーレ
ートを、入力相互コンダクタンス段から独立な２つの電
流源によって制御することが可能になる。
【００２４】ある応用においては、増幅器のスルーレー
トを制限するよりむしろ増加させることの方が望ましい
かもしれない。図７は、この特徴を持つ実施例を示す。
トランジスタＱ４１は図１のトランジスタＱ１若しくは
Ｑ２に対応する。電圧ＶDはトランジスタＱ４１のドレ
イン電圧であり、そして電圧ＶSはトランジスタＱ４１
のソース電圧である。反転電流ミラーＱ４３−Ｑ４２
は、第２の電流ミラーＱ４７−Ｑ４６の出力を、Ｑ４３
のソースとＶｃｃの間で結合することによって変形され
る。ＩQ44 がＩONより小さい限り、ＩQ42 はＩQ44 に等
しい。しかし、ＩQ44 がＩONより大きくなると、Ｑ４２
のゲート・ソース電圧は、Ｑ４３のゲート・ソース電圧
よりも大きくなり、ＩQ42 はＩQ44 よりも大幅に大きく
なる。
トを制限するよりむしろ増加させることの方が望ましい
かもしれない。図７は、この特徴を持つ実施例を示す。
トランジスタＱ４１は図１のトランジスタＱ１若しくは
Ｑ２に対応する。電圧ＶDはトランジスタＱ４１のドレ
イン電圧であり、そして電圧ＶSはトランジスタＱ４１
のソース電圧である。反転電流ミラーＱ４３−Ｑ４２
は、第２の電流ミラーＱ４７−Ｑ４６の出力を、Ｑ４３
のソースとＶｃｃの間で結合することによって変形され
る。ＩQ44 がＩONより小さい限り、ＩQ42 はＩQ44 に等
しい。しかし、ＩQ44 がＩONより大きくなると、Ｑ４２
のゲート・ソース電圧は、Ｑ４３のゲート・ソース電圧
よりも大きくなり、ＩQ42 はＩQ44 よりも大幅に大きく
なる。
【００２５】スルーレートを制御する前述の方法は、両
方とも、差動電流ドライブに対称スルーレートを与える
ために使用される。
方とも、差動電流ドライブに対称スルーレートを与える
ために使用される。
【００２６】
【発明の効果】電流源は容易に集積化される。電流源
は、レベル・シフト・ドライブ信号を、浮動電力デバイ
スに供給する容易な方法を提供する。ＭＯＳ電力デバイ
スの入力キャパシタンスと結合した電流源ゲート・ドラ
イブは、非常に高利得な回路を供給する。ＭＯＳ電力デ
バイスの入力キャパシタンスと結合した電流源ゲート・
ドライブは、主極補償を与える。この主極補償は、ルー
プ内の付加的補償コンデンサの必要性を無くする。スル
ーレートは、大信号状態下で最大ゲート・ドライブ電流
を制限あるいは増大させることによって、小信号伝達関
数とは独立に、制御することができる。
は、レベル・シフト・ドライブ信号を、浮動電力デバイ
スに供給する容易な方法を提供する。ＭＯＳ電力デバイ
スの入力キャパシタンスと結合した電流源ゲート・ドラ
イブは、非常に高利得な回路を供給する。ＭＯＳ電力デ
バイスの入力キャパシタンスと結合した電流源ゲート・
ドライブは、主極補償を与える。この主極補償は、ルー
プ内の付加的補償コンデンサの必要性を無くする。スル
ーレートは、大信号状態下で最大ゲート・ドライブ電流
を制限あるいは増大させることによって、小信号伝達関
数とは独立に、制御することができる。
【図１】基本的な電力増幅器の概略を示す構成図であ
る。
る。
【図２】差動電流段を用いたドライバ回路の参考例を示
す図である。
す図である。
【図３】一定ターンオフ電流を有するシングル・エンド
電流段を用いたドライバ回路の参考例を示す図である。
電流段を用いたドライバ回路の参考例を示す図である。
【図４】図１のＱ１のような電力ＭＯＳトランジスタを
用いた増幅器の小信号回路モデルを示す図である。
用いた増幅器の小信号回路モデルを示す図である。
【図５】図４の回路モデルのための小信号伝達関数を示
す図である。
す図である。
【図６】一定ターンオフ電流を有する本発明に従うスル
ーレート制限回路の回路図および伝達関数を示す図であ
る。
ーレート制限回路の回路図および伝達関数を示す図であ
る。
【図７】一定ターンオフ電流を有する本発明に従うスル
ーレート増大回路の回路図および伝達関数を示す図であ
る。
ーレート増大回路の回路図および伝達関数を示す図であ
る。
Claims (4)
- 【請求項１】電力ＭＯＳＦＥＴのゲート電極を電流駆動
するドライバ回路において、 第１電源電位及び第２電源電位の間に直列に接続された
第１トランジスタ及び第２トランジスタと、 上記第１電源電位及び上記第２電源電位の間に直列に接
続された第３トランジスタ、第４トランジスタ及び第１
電流源と、 上記第１電源電位及び上記第２電源電位の間に直列に接
続された第５トランジスタ及び第２電流源とを有し、 上記第４トランジスタ及び上記第１電流源の接続点が上
記電力ＭＯＳＦＥＴのゲート電極に接続され、 上記第１トランジスタ及び上記第４トランジスタの制御
電極同士が互いに接続されて第１電流ミラー回路を形成
し、 上記第３トランジスタ及び上記第５トランジスタの制御
電極同士が互いに接続されて第２電流ミラー回路を形成
し、 上記第２トランジスタは、これの制御電極に印加される
入力電圧に応答して第１電流を上記第１電流ミラー回路
の第１トランジスタに供給し、そして上記第１電流ミラ
ー回路は、上記第１電流に応答して該第１電流に比例し
た第２電流を上記第４トランジスタに流し、 上記第２電流ミラー回路は、上記第２電流源から供給さ
れる第３電流に応答して該第３電流に比例した第４電流
を上記第３トランジスタに流し、 上記第１電流源の電流と、上記第２電流及び上記第４電
流のうち小さい方の電流との差の電流が上記電力ＭＯＳ
ＦＥＴのゲート電極に供給されて、上記第２電流源によ
り供給される上記第３電流の値が、上記電力ＭＯＳＦＥ
Ｔのスルーレートを制限することを特徴とする上記ドラ
イバ回路。 - 【請求項２】上記電力ＭＯＳＦＥＴは、ＮＭＯＳＦＥＴ
であり、そして該ＮＭＯＳＦＥＴ及び上記ドライバ回路
は同一半導体基板に集積されていることを特徴とする請
求項１記載のドライバ回路。 - 【請求項３】電力ＭＯＳＦＥＴのゲート電極を電流駆動
するドライバ回路において、 第１電源電位及び第２電源電位の間に直列に接続された
第１トランジスタ、第２トランジスタ及び第３トランジ
スタと、 上記第１電源電位及び上記第２電源電位の間に直列に接
続された第４トランジスタ及び第１電流源と、 上記第１電源電位及び上記第２電源電位の間に直列に接
続された第５トランジスタ及び第２電流源とを有し、 上記第４トランジスタ及び上記第１電流源の接続点が上
記電力ＭＯＳＦＥＴのゲート電極に接続され、 上記第２トランジスタ及び上記第４トランジスタの制御
電極同士が互いに接続されて第１電流ミラー回路を形成
し、 上記第１トランジスタ及び上記第５トランジスタの制御
電極同士が互いに接続されて第２電流ミラー回路を形成
し、 上記第３トランジスタはこれの制御電極に印加される入
力電圧に応答して第１電流を上記第１電流ミラー回路の
第２トランジスタに供給し、そして上記第１電流ミラー
回路は、上記第１電流に応答して該第１電流に比例した
第２電流を上記第４トランジスタに流し、 上記第２電流ミラー回路は、上記第２電流源から供給さ
れる第３電流に応答して該第３電流に比例した第４電流
を上記第１トランジスタに流し、 上記第１電流源の電流と上記第２電流との差の電流が上
記電力ＭＯＳＦＥＴのゲート電極に供給されて、上記第
２電流源により供給される上記第３電流の値が、上記電
力ＭＯＳＦＥＴのスルーレートを増加することを特徴と
する上記ドライバ回路。 - 【請求項４】上記電力ＭＯＳＦＥＴは、ＮＭＯＳＦＥＴ
であり、そして該ＮＭＯＳＦＥＴ及び上記ドライバ回路
は同一半導体基板に集積されていることを特徴とする請
求項３記載のドライバ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/592,148 US5177374A (en) | 1990-10-03 | 1990-10-03 | Current mode gate drive for power mos transistors |
| US592148 | 1990-10-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04227103A JPH04227103A (ja) | 1992-08-17 |
| JPH088456B2 true JPH088456B2 (ja) | 1996-01-29 |
Family
ID=24369499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3199908A Expired - Lifetime JPH088456B2 (ja) | 1990-10-03 | 1991-07-16 | ドライバ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5177374A (ja) |
| EP (1) | EP0479700B1 (ja) |
| JP (1) | JPH088456B2 (ja) |
| DE (1) | DE69119346T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2774881B2 (ja) * | 1991-07-26 | 1998-07-09 | シャープ株式会社 | ガンマ補正回路 |
| US6031408A (en) * | 1991-09-20 | 2000-02-29 | Motorola, Inc. | Square-law clamping circuit |
| US5548238A (en) * | 1993-10-01 | 1996-08-20 | Cirrus Logic Inc. | Low power high speed CMOS current switching circuit |
| US5412336A (en) * | 1993-11-10 | 1995-05-02 | Motorola, Inc. | Self-biasing boot-strapped cascode amplifier |
| US5504444A (en) * | 1994-01-24 | 1996-04-02 | Arithmos, Inc. | Driver circuits with extended voltage range |
| US5420499A (en) * | 1994-03-02 | 1995-05-30 | Deshazo; Thomas R. | Current rise and fall time limited voltage follower |
| US5977569A (en) * | 1996-09-24 | 1999-11-02 | Allen-Bradley Company, Llc | Bidirectional lateral insulated gate bipolar transistor having increased voltage blocking capability |
| US5825218A (en) * | 1996-10-24 | 1998-10-20 | Stmicroelectronics, Inc. | Driver circuit including slew rate control system with improved voltage ramp generator |
| JP3637848B2 (ja) * | 1999-09-30 | 2005-04-13 | 株式会社デンソー | 負荷駆動回路 |
| US6586980B1 (en) | 2000-03-31 | 2003-07-01 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| EP1313211A1 (en) * | 2001-11-14 | 2003-05-21 | Dialog Semiconductor GmbH | Operational transconductance amplifier with a non-linear current mirror for improved slew rate |
| US6900672B2 (en) * | 2003-03-28 | 2005-05-31 | Stmicroelectronics, Inc. | Driver circuit having a slew rate control system with improved linear ramp generator including ground |
| US6903588B2 (en) | 2003-04-15 | 2005-06-07 | Broadcom Corporation | Slew rate controlled output buffer |
| US7859317B1 (en) * | 2007-04-17 | 2010-12-28 | Marvell International Ltd. | Low power high slew non-linear amplifier for use in clock generation circuitry for noisy environments |
| TWI470398B (zh) * | 2012-07-25 | 2015-01-21 | Himax Analogic Inc | 驅動電路及其中之電流控制電路 |
| US9531378B1 (en) * | 2015-09-03 | 2016-12-27 | Toyota Motor Engineering & Manufacturing North America, Inc. | Method and apparatus for driving a power device |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3395293A (en) * | 1965-12-07 | 1968-07-30 | Leeds & Northrup Co | Two-way ramp generator |
| US3621281A (en) * | 1969-09-12 | 1971-11-16 | Ferroxcube Corp | Linear rise and fall time current generator |
| US3984780A (en) * | 1974-09-11 | 1976-10-05 | Motorola, Inc. | CMOS voltage controlled current source |
| US4047059A (en) * | 1976-05-24 | 1977-09-06 | Rca Corporation | Comparator circuit |
| US4228367A (en) * | 1978-08-07 | 1980-10-14 | Precision Monolithics, Inc. | High speed integrated switching circuit for analog signals |
| US4333058A (en) * | 1980-04-28 | 1982-06-01 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
| US4449059A (en) * | 1981-07-13 | 1984-05-15 | Tektronix, Inc. | Triangle waveform generator having a loop delay compensation network |
| JPS5990412A (ja) * | 1982-11-15 | 1984-05-24 | Nec Corp | 双方向性定電流駆動回路 |
| US4570128A (en) * | 1984-07-05 | 1986-02-11 | National Semiconductor Corporation | Class AB output circuit with large swing |
| EP0193901B1 (en) * | 1985-03-06 | 1990-01-31 | Fujitsu Limited | Comparator circuit having improved output characteristics |
| JPS61212907A (ja) * | 1985-03-18 | 1986-09-20 | Fujitsu Ltd | 半導体集積回路 |
| US4755697A (en) * | 1985-07-17 | 1988-07-05 | International Rectifier Corporation | Bidirectional output semiconductor field effect transistor |
| US4622482A (en) * | 1985-08-30 | 1986-11-11 | Motorola, Inc. | Slew rate limited driver circuit which minimizes crossover distortion |
| JPS6251305A (ja) * | 1985-08-30 | 1987-03-06 | Asahi Micro Syst Kk | 演算増幅器 |
| IT1185935B (it) * | 1985-09-18 | 1987-11-18 | Sgs Microelettronica Spa | Stradio di uscita cmos a grande escursione di tensione e con stabilizzazione della corrente di rifoso |
| JPS6282704A (ja) * | 1985-10-07 | 1987-04-16 | Nec Corp | 増幅回路 |
| JPS63187724A (ja) * | 1987-01-29 | 1988-08-03 | Fanuc Ltd | プリドライブ回路 |
| US4853563A (en) * | 1987-04-10 | 1989-08-01 | Siliconix Incorporated | Switch interface circuit for power mosfet gate drive control |
| NL8702778A (nl) * | 1987-11-20 | 1989-06-16 | Philips Nv | Ruststroominstelling voor een versterkerschakeling. |
| IT1216481B (it) * | 1988-02-29 | 1990-03-08 | Sgs Thomson Microelectronics | Potenza. dispositivo circuitale a basso assorbimento per comandare in accensione un transistore di |
| US4874969A (en) * | 1988-06-08 | 1989-10-17 | National Semiconductor Corporation | High speed CMOS comparator with hysteresis |
| US4893091A (en) * | 1988-10-11 | 1990-01-09 | Burr-Brown Corporation | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier |
| EP0398170A3 (en) * | 1989-05-17 | 1991-04-17 | National Semiconductor Corporation | Timed current boost for dmost driver with rapid turn-on and low quiescent current |
| US5021684A (en) * | 1989-11-09 | 1991-06-04 | Intel Corporation | Process, supply, temperature compensating CMOS output buffer |
| US5019719A (en) * | 1990-01-12 | 1991-05-28 | International Rectifier Corporation | Transformer coupled gate drive circuit for power MOSFETS |
-
1990
- 1990-10-03 US US07/592,148 patent/US5177374A/en not_active Expired - Fee Related
-
1991
- 1991-07-16 JP JP3199908A patent/JPH088456B2/ja not_active Expired - Lifetime
- 1991-08-29 EP EP91480130A patent/EP0479700B1/en not_active Expired - Lifetime
- 1991-08-29 DE DE69119346T patent/DE69119346T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0479700A2 (en) | 1992-04-08 |
| DE69119346D1 (de) | 1996-06-13 |
| EP0479700B1 (en) | 1996-05-08 |
| EP0479700A3 (en) | 1992-10-21 |
| JPH04227103A (ja) | 1992-08-17 |
| DE69119346T2 (de) | 1996-11-07 |
| US5177374A (en) | 1993-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088456B2 (ja) | ドライバ回路 | |
| JP2002190726A (ja) | 高速電流スイッチ回路および高周波電流源 | |
| US6255909B1 (en) | Ultra low voltage CMOS class AB power amplifier with parasitic capacitance internal compensation | |
| JPH0736498B2 (ja) | バツフア回路 | |
| JPH06216666A (ja) | 差動増幅器 | |
| JP3085803B2 (ja) | 差動電流源回路 | |
| JPH04286408A (ja) | 増幅回路 | |
| JPS6119134B2 (ja) | ||
| US4471319A (en) | FET Buffer amplifier with improved noise rejection | |
| US7576594B2 (en) | Method and device for reducing influence of early effect | |
| CN101361265B (zh) | 具有大信号输出升压级的小信号放大器 | |
| EP0189489B1 (en) | Constant biasing circuit and operational amplifier using said circuit | |
| US7042256B2 (en) | Voice coil motor power amplifier | |
| US4431971A (en) | Dynamic operational amplifier | |
| KR940023028A (ko) | 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로 | |
| JP3370169B2 (ja) | 出力回路 | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| JP2001085988A (ja) | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 | |
| US4956613A (en) | Differential amplifier having externally controllable power consumption | |
| JPH0521446B2 (ja) | ||
| JP3580409B2 (ja) | オフセット調整回路 | |
| US6538511B2 (en) | Operational amplifier including a right-half plane zero reduction circuit and related method | |
| JP2003087058A (ja) | 高線形性低パワー電圧制御型抵抗 | |
| CN117492508A (zh) | Ldo电路 | |
| JPH08115136A (ja) | 電流源回路および電圧源回路 |