JPH01251757A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に、ゲート配線の構造を
改良した半導体装置に関する。本発明は例えば、半導体
集積回路に利用することができる。

〔発明の概要〕

本発明の半導体装置は、そのゲート配線が、第１のポリ
シリコン層上にトンネル効果を有する１膜が形成され、
該薄膜上に第２のポリシリコン層が形成され、該第２の
ポリシリコン層上に金属シリコン化合物が形成された少
なくとも４層構造をとるものであって、これにより上記
薄膜にバリア効果をもたせ、第２のポリシリコン層中の
不純物や、金属シリコン化合物中のフン素等の拡散を防
止し、特性の劣化を防止したものである。

〔従来の技術〕

従来より、ゲート配線の構造として、ゲート酸化膜の上
にポリシリコン層と金属シリコン化合物層（シリサイド
層）とが積層された、いわゆるポリサイドゲートが知ら
れている（このようなシリサイド形成については、例え
ば「月刊Ｓ　ｅｍｉｃｏｎ−ｄｕｃｔｏｒ　　Ｗｏｒｌ
ｄＪプレスジャーナル社１９８７年１２月１３９〜１４
８頁参照）。

第４図（ａ）に示すのは、従来のポリサイドゲ−トの構
造の一例であり、金属シリコン化合物としてタングステ
ンシリサイドを用いた、いわゆるタングステン・ポリサ
イドゲートの例である。第４図（ａ）に示すように、こ
の従来例は、シリコン基板１上にゲート配線化膜２（Ｓ
ｉＯ□膜）が形成され、その上にポリシリコン層３とタ
ングステンシリサイド層４が積層された構造になってい
る。このような構造において、タングステンシリサイド
層４の下地であるポリシリコン層３としては、一般にリ
ンをドープしたポリシリコン、いわゆるＰ−ＤＯＰＯ３
が用いられ、この膜厚は、上層のタングステンシリサイ
ド層４の膜厚と同等以上必要とされている（図示例では
両層３．４とも、１０１００ｎ。ポリシリコン層３の膜
厚がタングステンシリサイド層４の膜厚と同等以上必要
とされるのは、主に以下の理由による。

（Ａ）熱処理により、ポリシリコン層３であるＰ−ＤＯ
ＰＯ３中のリンが外へ拡散して、トランジスターのしき
い値電圧ｖｔｈが変動する。

（Ｂ）タングステンシリサイド層４をＣＶＤ法にて形成
する場合、通常フッ化タングステンＷＦ。

を使うため、得られる膜中に多量のフッ素が含まれるこ
とになり、これが熱処理によりゲート酸化膜にまで拡散
し、ゲート容量の変動をもたらし、またそれに伴うトラ
ンジスター特性の変動、およびゲート耐圧の劣化が生じ
る（フッ素のみならず、塩素等もこのような問題をもた
らす）。

ゲート電極のポリサイド化に伴う上記のようなポリシリ
コン／ゲート酸化膜界面の擾乱は、ポリシリコン層膜厚
をある程度厚くしても零にはできない。このため、第４
図（ｂ）に示すように、下地ポリシリコン層３の上に薄
いＳ　ｉ　ｚ　Ｎ−膜から成る拡散バリア層５°を形成
することが考えられた。しかしこの第４図（ｂ）の構造
は、シリサイド層４と該バリア層５′の密着性が問題に
なり、シリサイド層４がモリブデンシリサイドや、チタ
ンシリサイドである場合利用可能と考えられるが、例え
ばタングステンシリサイドの場合密着性が悪化すること
があり、汎用性に欠ける。また、第４図（Ｃ）のように
、ポリシリコン層３の下に上記の如きＳｉ３Ｎ４膜など
のバリアＮ５・を形成することも考えられているが、こ
の構造では、上述した（Ａ）の問題が解決されない。

本発明は、上記の問題点を解決して、ゲート電極をポリ
サイド化しても、ポリシリコンとゲート酸化膜との界面
が擾乱を受けず、従って装置特性に影響を及ぼさない半
導体装置を提供せんとするものである。

〔問題点を解決するための手段〕

本発明の半導体装置は、第１のポリシリコン層上にトン
ネル効果を有する薄膜が形成され、該薄膜上に第２のポ
リシリコン層が形成され、該第２のポリシリコン層上に
金属シリコン化合物が形成された少なくとも４層構造の
ゲート配線を有する構成をとることにより、上記問題点
を解決したものである。

本発明の半導体装置について、本発明の一実施例を示す
第１図の例示を用いて説明すると、次のとおりである。

即ち本発明の半導体装置は、例えば第１図に示すように
具体化できるもので、第１図の例示では、ゲート配線Ｇ
が、第１のポリシリコン層３上にトンネル効果を有する
薄膜５が形成され、該薄膜５上に第２のポリシリコン層
６が形成され、該第２のポリシリコンＮ６上に金属シリ
コン化合物４が形成された４層構造をなしており、本発
明の半導体装置のゲート配線は、少なくともこのような
４層構造をなすものである。

〔作用〕

本発明の半導体装置は、上記のように第１のポリシリコ
ンＮ３上に薄膜５が形成されているので、該薄膜５によ
り、第１のポリシリコン層３がＰ−ＤＯＰＯ３などの不
純物含有ポリシリコンから成るものであっても、該第１
のポリシリコン層３中の不純物が外（特に図の上下方向
）に拡散せず、そのリン濃度も変化しない。また、薄膜
５の存在により、金属シリコン化合物４が例えばタング
ステンシリサイドの如くフッ素原子などを含有するもの
である場合も、該フッ素などが薄膜５の下の第１のポリ
シリコン層３やゲート膜２にまで拡散しない。

従って上記作用により、第１のポリシリコン層３とゲー
ト酸化膜２との界面の、ポリサイド化による擾乱が無く
なり、ゲートの特性に悪影響が生じることを防止できる
。

かつ、金属シリコン化合物４と第２のポリシリコン層６
との間に特に層を形成する必要はなく、例えば金属シリ
コン化合物４としてタングステンシリサイド、第２のポ
リシリコンＮ６としてＰ−ＤＯＰＯ３を用いて両者を隣
接積層させるようにでき、従って密着性や酸化特性など
は従来のポリサイドゲートの長所をそのまま生かしたも
のにできる。

かつ本発明の半導体装置の製造に際しては、従来のプロ
セスをほぼそのまま使えるので有利である。

本発明における薄膜５はトンネル効果を有するものであ
り、ここにはトンネル電流が流れることになり、薄膜５
の存在による特性上の問題は生じない。

〔実施例〕

以下本発明の実施例について、図面を参照して説明する
。但し当然のことではあるが、本発明は以下の実施例に
より限定されるものではない。

第１図に示す実施例は、本発明を半導体集積回路で用い
られるタングステン・ポリサイドゲートの構造に適用し
たものである。

この実施例は、シリコン基板１上に形成されたゲート酸
化膜２上に、４層から成るゲート配線Ｇが形成されて成
る。本実施例においては、第１のポリシリコン層３は膜
厚５０ｎｍのＰ−ＤＯＰＯ８から成り、その上の薄膜５
はＳｉ３Ｎ４がら成るとともに拡散に対するバリア性を
有しかつトンネル電流が十分流れる膜厚で形成されてい
る。該薄膜５上の第２のポリシリコン層６は膜厚５０ｎ
ｍのＰ−ＤＯＰＯ３から成り、その上の金属シリコ”ン
化合物４は膜厚１１００ｎのタングスンシリサイドＷ　
Ｓ　ｉ　ｘから成っている。この４Ｎ３，５，６゜４が
ゲート酸化膜２上に形成されて、ゲート配線Ｇとなって
いるものである。

本実施例によれば、金属シリコン化合物４であるタング
ステンシリサイドの下地のポリシリコン層中に、薄膜５
として、拡散バリア層としての働きをする薄い５ｉ３Ｎ
ｔ膜を設けた形になり、この結果、例えば熱処理後も、
薄膜５であるＳｉ３Ｎ４膜の下の第１のポリシリコン層
３であるＰ−Ｄ。

ＰＯＳ中のリンが外へ拡散することを防止できる。

また、金属シリコン化合物４であるＷＳｉｘ中のフッ素
などが、薄膜５　（ＳｉＪｄ４膜）の下の第１のポリシ
リコン層３やゲート酸化膜２にまで拡散することを防止
できる。このように、薄膜５により、不都合な拡散が生
じなくなるため、ゲートの特性劣化を防止できるもので
ある。なおこの構造でも、拡散バリア層である薄膜５の
上の第２のポリシリコン層６の中のリンが外へ拡散した
り、金属シリコン化合物４であるＷＳｉｘ中のフッ素が
第２のポリシリコン層６中に拡散したりするが、デバイ
ス特性は、ゲート酸化膜２と接している第１のポリシリ
コン層３が決定しているので、問題ない。

本実施例の構造にあっては、金属シリコン化合物４はＷ
Ｓｉｘであり、この下地は、タングステンシリサイドと
密着性の良いＰ−ＤＯＰＯ３のままなので、密着性や酸
化特性などは、従来のタングステン・ポリサイドゲート
と同様であり、その長所を維持している。

次に第２図（ａ）（ｂ）を参照して、第１図の実施例の
製造工程について説明する。

まず第２図（ａ）に示すように、ゲート酸化によりシリ
コン基板１上にゲート酸化膜２を形成後、Ｐ−ＤＯＰＯ
３を例えば５０ｎｍ准積させて、第１のポリシリコン層
３とする。

次にこの第１のポリシリコン層３上に、直接窒化法、ま
たはＣＶＤ法などを用いて、Ｓ　ｉ　３　Ｎ　４膜を２
ｎｍ程形成し、薄膜５とする。薄膜５であるこの５ｉｌ
Ｎａ膜の形成に当たっては、その膜厚は、リンやフッ素
に対する拡散バリア性を保ちながら、かつトンネル電流
は十分に流れるようなものとするために、その形成条件
を各所望のデバイスに応じ、最適化して行う。これによ
り第２図（ｂ）の構造を得る。

次いでＰ−ＤＯＰＯ３を例えば５Ｑｎｍ堆積させて第２
のポリシリコン層６とし、更にＷＳｉｘを例えば１１０
０ｎ堆積させて金属シリコン化合物４とする。以下バタ
ーニングしてタングステン・ポリサイドゲートを形成す
る。

上記実施例では薄膜５としてＳ　ｉ　３　Ｎ　４膜を用
いたが、ＳｉＯ□中のリンやフッ素の拡散係数は非常に
小さいため、Ｓ　ｉ　３　Ｎ　４の代わりにＳｉ　Ｏ□
を用いてもかなりの効果がある。この場合は、上記Ｓ　
ｉ　３　Ｎ　ａ形成の代わりに５ｔＯｚ形成を行うが、
これはＣＶＤ法等のほか、例えば第１のポリシリコンＮ
３をなすＰ−ＤＯＰＯ３を単に酸化するという簡単な手
段で達成することもできる。

第３図に示すのは、本発明の別の実施例である。

この実施例においては、前記第１図を用いて説明した実
施例の構造に加えて、薄膜５をゲート酸化膜２、第１の
ポリシリコン層３、第２のポリシリコン層６の側壁にま
で形成するようにしＺたちのである。その他の構造は、
第１図の例と同じである。

第３図の構成によると、薄膜５が各層２．３゜６の側壁
にも形成されているので、薄膜５の拡散バリア層として
の機能が図の上下方向のみならず側方向（左右方向）に
も及ぼされ、−層のバリア効果を高めることができる。

第３図の構造を得るには、第１．第２のポリシリコン層
３．６を窒素雰囲気下でアニールすることにより、Ｐ−
ＤＯＰＯ３の側壁を窒化し、これにより各層をシリコン
ナイトライドで囲うようにする手段を用いることができ
る。必要に応じて不要部分はエツチングを施して除去す
ればよい。

本発明は、上記実施例の如く金属シリコン化合物４とし
てタングステンシリサイドを用いて、タングステン・ポ
リサイド電極とする場合に好適ではあるが、これに限ら
ず、金属シリコン化合物４として、所望の半導体に応じ
、モリブデン、タンタル、チタン、コバルトなどのシリ
コン化合物を用いることもでき、また単結晶のものを用
いても、多結晶のものを用いてもよい。

〔発明の効果〕

上述の如く本発明によれば、ゲート電極をポリサイド化
しても、ポリシリコンとゲート酸化膜との界面が不純物
の拡散による擾乱などを受けないので、特性の良好な半
導体装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の断面図、第２図（ａ）（ｂ
）はこの実施例を得るための製造工程説明図である。第
３図は本発明の別の実施例の断面図である。第４図（ａ
）（ｂ）（ｃ）は各々従来技術を示す。 ｌ・・・基板、２・・・ゲート酸化膜、３・・・第１の
ポリシリコン！　（Ｐ−ＤＯＰＯ３）　、４・・・金属
シリコン化合物（タングステンシリサイド）、５・・・
トンネル効果を有する薄膜（シリコンナイトライド）、
６・・・第２のポリシリコン層（Ｐ−ＤＯＰＯ３）。

Claims (1)

1. 【特許請求の範囲】 １、第１のポリシリコン層上にトンネル効果を有する薄
   膜が形成され、 該薄膜上に第２のポリシリコン層が形成され、該第２の
   ポリシリコン層上に金属シリコン化合物が形成された少
   なくとも４層構造のゲート配線を有する半導体装置。