JPH01251930A - フレーム同期検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、デジタルデータ伝送装置において、受信デー
タのフレーム同期引込みを行なうなめに使用されるフレ
ーム同期検出方式に関する。

（従来の技術） 近年、デジタルデータ伝送方式の一つとして、例えば複
数のサブフレームを時分割多重してこれを１フレームと
し、この１フレームを繰返し伝送することによりデータ
伝送を行なうものがある。

この種の伝送方式では、一般に伝送データの各フレーム
毎に、所定のフレーム同期パターンを構成する複数の同
期ビットＦＡＳをサブフレームの先頭位置に分散配！し
て送出し、受信側でこれらの同期ビットＦＡＳを検出す
ることにより受信データの同期引込みを行なうようにし
ている。

第５図は、その同期ビット検出回路の構成の一例を示す
ものである。この回路は、参照同期ビットＦＡＳ（Ｆｌ
〜Ｆ４）と検出タイミング信号ＴＳとを発生するタイミ
ング信号発生部１と、同期ビット検出部２とを有してお
り、この同期ビット検出部２で上記検出タイミング信号
ＴＳに同期して受信データＲＤと参照同期ビットＦ１〜
Ｆ４との比較を行なっている０例えば、いまタイミング
信号発生部１が第６図のフェーズ１に示すようなタイミ
ングで参照同期ビットＦ１〜Ｆ４を発生したとすれば、
同期ビット検出部２は受信デ１りＲＤの図中のビット“
１ｏｏｏ”を参照同期ビットＦ１〜Ｆ４とそれぞれ比較
する。そして、この比較の結果図示の場合のように受信
データＲＤの比較対象ビット’１０００″と参照同期ビ
ットＦ１〜Ｆ４とが不一致だった場合には、同期ビット
検出部２からタイミング信号発生部１にシフトパルスＳ
Ｐを供給して参照同期ビットＦｌＮＦ４の発生タイミン
グを１ビツト遅延させる。そして、受信データＲＤの次
のフレームで上記１ビツト遅延させた参照同期ビットＦ
１〜Ｆ４と受信データＲＤとをそれぞれ比較し、第６図
のフェーズ２に示すように両者が一致すると、このとき
比較した受信データの４ビツトを同期ビットＦ１〜Ｆ４
として認識する。

また、同期ビットＦ１〜Ｆ４を１回検出しただけで即時
同期確立状態に移行すると誤同期を生じ易いため、一般
には第５図に示す如く同期保護部３を備え、この同期保
護部３により同期ビットＦ１〜Ｆ４が所定フレーム連続
して検出された時点で同期確立状態に移行するようにし
ている。第７図はその状態遷移の様子を示すもので、同
期ビットＦＡＳ　（Ｆｌ　〜Ｆ４）の未検出状￥＠Ｈａ
において、上記第６図のフェーズ２に示したように同期
ビットＦ１〜Ｆ４が検出されると、回路の状態はハンテ
ィング状ＢＨ１に移行する。そして、次のフレームでも
同期ビットＦ１〜Ｆ４が検出されるとハンティング状Ｄ
Ｈ２に移行し、同様に次のフレームで同期ビットＦ１〜
Ｆ４が検出された時点で同期確立状態Ｓｏに移行する。

すなわち、同期確立状ＭＳｏに移行するまでに３フレー
ムを経るようにしている。尚、第７図のＳａ〜Ｓ３は同
期確立状態における遷移を示したもので、４フレーム連
続して同期ビットＦ１〜Ｆ４が検出されなかった場合に
六ンティング状態Ｈａに戻る。

ところが、このような従来の同期検出方式には次のよう
な問題点があった。すなわち、上記方式は受信データＲ
Ｄの１フレームずつ参照同期ビットと比較し、一致しな
かった場合に参照同期ビットを１ビツト遅延シフトする
動作を繰返すことにより同期ビットの検出を行なってい
る。このため、ハンティング開始時の受信データＲＤと
参照同期ビットとのタイミングが、例えば第８図に示す
如く受信データＲＤの同期ビットＦ１〜Ｆ４の位置に対
し参照同期ビットの発生タイミングが１ビツト遅れた状
態だったとすると、最初に同期ビットを検出するまでに
参照同期ビットを（１フレーム−１ビツト）回だけシフ
トする必要があり、１ビツトシフトするためには１フレ
一ム分の時間が必要なため、結局１フレームｘ（ｉフレ
ーム−１ビツト）分の時間が必要となる。このため、同
期確立状態Ｓｏに移行するために平均して非常に多くの
時間がかかり、その間の受信データＲＤを再生すること
ができないためデータ伝送効率の低下を招いていた。

（発明が解決しようとする！１題） 以上のように従来のフレーム同期検出方式は、受信デー
タと参照同期ビットとの比較を１フレ一ム単位で参照同
期ビットを１ビツト遅延シフトしながら行なっているた
め、同期ビットを検出するまでに多くの時間を要し、そ
の間受信されるデータを再生できなくなることからデー
タ伝送効率の低下を招くという問題点を有するもので、
本発明はこの点に着目し、受信データ中の同期ビットを
比較的短期間で検出できるようにし、これにより同期を
確立するまでの時間を短縮してデータ伝送効率を高め得
るフレーム同期検出方式を提供しようとするものである
。

［発明の構成］ （課題を解決するための手段） 本発明は、所定のフレーム同期パターンを構成する複数
の同期ビットが１フレーム中に一定の間隔で分散配置さ
れたデータを受信し、上記フレーム同期パターンとパタ
ーンが同一の参照同期パターンを上記同期ビットの配置
間隔と同間陽で発生し、上記受信データをこの参照パタ
ーンと比較することにより同期ビットの検出を行なうフ
レーム同期検出方式において、部分パターン検出手段と
、参照同期ビット発生制御手段とを備え、同期ビットの
未検出状態において、上記部分パターン検出手段により
上記受信データから上記フレーム同期パターン中の部分
パターンと一致する複数のビットを検出し、この複数の
ビットが検出されたとき、上記参照同期ビット発生制卸
手段により、上記複数のビットに続いて検出される同期
ビットを上記フレーム同期パターンから予測し、上記参
照同期パターンをこの予測した同期ビットに対応するビ
ットから発生させて上記受信データとの比較に供するよ
うにしたものである。

（作用） この結果、例えば第１図に示す如く受信データの同期ビ
ットと参照同期ビットの発生タイミングとのフレーム位
相がずれていても、サブフレーム位相さえ一致すれば、
受信データの同期ビットの部分パターン（図ではＦ２．
Ｆ３）が検出された時点で次に検出される同期ビットＦ
４が予測され、参照同期ビットの発生パターンが上記予
測された同期ビットＦ４に対応するビットＦ４が先頭に
なるように変更されるので、以後参照同期ビットの発生
タイミングのシフトを行なわなくても一受信データの同
期ビットＦ１〜Ｆ４を検出することができる。したがっ
て、最大でも参照同期ビットを（１サブフレーム−１ビ
ツト）分シフトすれば同期ビットＦ１〜Ｆ４を検出でき
ることになり、これにより同期ビットの検出所要時間は
大福に短縮される。

（実施例） 第２図は、本発明の一実施例におけるフレーム同期検出
方式を適用したフレーム同期検出回路の構成を示すもの
である。この検出回路は、フレームカウンタ１１および
サブフレームカウンタ１２を備えたタイミング信号発生
部１０と、このタイミング信号発生部１０から発生され
る参照同期パターンと受信データＲＤとをビット比較す
る同期ビット検出部２０と、前方３段後方４段からなる
同期保護制御を行なう同期保護部３０と、ロード信号発
生部４０とから構成される。

このうちロード信号発生部４０は、同期ビットの未検出
状態において受信データＲＤからフレーム同期パターン
（４ビツト）の部分パターン（２ビツト）をサンプリン
グする手段と、このサンプリングした２ビツトの次に検
出される同期ビットをフレーム同期パターンをもとに予
測する手段と、この手段により予測した同期ビットに対
応するサブフレーム番号を７レームカウンタ１１にロー
ドするロード手段とを備えている。

次に、以上の構成に基づいて本実施例のフレーム同期検
出方式を説明する。同期ビットの未検出状ＢＨｏにおい
て、いま仮に受信データＲＤに対する検出タイミング信
号ＴＳの発生タイミングが第３図に示す関係にあったと
すると、ロード信号発生部４０は先ず図中のＤａｌ、　
Ｄｂｌをそれぞれサンプリングする。そして、これらの
サンプリングした２ビツトをもとに、次の検出タイミン
グに到来するビットを予測する０例えば、いまＤａｌ、
Ｄｂｌが“ｉ、ｏ”であったとすると、フレーム同期パ
ターンは“１１００”なので、次代に示す如く次の検出
タイミングに到来する同期ビットＤｃ１はＭ　Ｏｎ　と
予測される。

そうして同期ビットＤｃ１の予測を行なうとロード信号
発生部４０は、次にこの予測した同期ビットＤＣ１に対
応するサブフレームは上記表から明らかなように’４Ｊ
であるなめ、上記次の検出タイミングになるまでの間に
タイミング信号発生部１０にロード信号を出力してフレ
ームカウンタ１１にサブフレーム番号「３」をセットす
る。そうすると、上記衣の検出タイミングになるとタイ
ミング信号発生部１０からは、第３図に示す如くフレー
ムカウンタ１１の内容が上記セットした「３」から「４
」にカウントアツプされるなめ、このサブフレーム番号
「４」に対応する参照同期ビット“０”が発生される。

このため、同期ビット検出部２０では上記検出タイミン
グにおいて受信データＲＤと上記参照同期ビット“０”
との比較が行なわれる。そして、いよ第３図のように受
信データＲＤの比較対象ビットＤＣ１が１″であったと
すれば、参照同期ビット“０”と不一致になるので、同
期ビット検出部２０からはシフトパルスＳＰが出力され
、これによりタイミング信号発生部１０による検出タイ
ミング信号ＴＳの発生タイミングが１ビツト遅延シフト
される。また、上記シフトパルスＳＰが出力されるとロ
ード信号発生部４０は、今度は上記遅延シフト後の検出
タイミングで受信データＲＤのサンプリングを行なう、
そして、このサンプリングした２ビツトをもとに次の検
出タイミングで到来する同期ビットの予測を行ない、さ
らにタイミング信号発生部１０のフレームカウンタ１１
の内容をロードセットする。以後、同様にロード信号発
生部４０は、シフトパルスＳＰが発生される毎に以上の
動作を繰返す。

一方、例えば第３図の比較対象ビットＤＣ２のように参
照同期ビット“１″と一致したとすると、同期ビット検
出部２０はタイミング信号発生部１０から検出タイミン
グ信号ＴＳが出力される毎に第３図のＤｄ２．　Ｄｅ２
．　Ｄｆ２のように順次受信データＲＤと参照同期ビッ
トとの比較を行なう、尚、このとき同期保護部３０の状
態は第５図に示す如く仮同期検出状！ｌ！！　Ｈ０４と
なる。そして、図のＤＣ２゜Ｄｄ２．　Ｄｅ２．　Ｄｆ
２のように参照同期ビヅト″１１００″と一致するパタ
ーンが検出されると、同期ビット検出部２０はこの時点
で同期ｇＡ護部３０に同期検出信号を出力する。このた
め、同期保護部３０は低同期検出状態ＨＯ＾からハンテ
イング状態Ｈ１に移行し、以後同期保護動作を実行する
。

しかし、第３図の場合のようにハンティング状態Ｈ１で
受信データＲＤの比較対象ビットと参照同期ビットとが
不一致になると、同期ビット検出部２０はこの時点でシ
フトパルスＳＰを出力する。

このため、同期保護部３０は同期ビットの未検出状ＢＨ
ａに戻り、またロード信号発生部４０は先に述べた受信
データＲＤのサンプリング動作に戻る。

さて、以上のような動作を繰返して第３図のＤａ３．　
Ｄｂ３のように受信データＲＤの同期ビットと検出タイ
ミングとの位相が一致すると、ロード信号発生部４０で
は上記同期ビットの部分パターンＦ４．Ｐｉがサンプリ
ングされる。そして、タイミング信号発生部１０のフレ
ームカウンタ１１には、上記サンプリングビットＦ４．
Ｆｌから予測されるサブフレーム番号「１」がロードセ
ットされる。このため、以後の検出タイミングにおいて
タイミング信号発生部１０からは、上記フレームカウン
タ１１の値に応じて参照同期ビット“ｔ”、”ｏ″、０
”が順次に発生され、この結果同期ビット検出部２０で
はこれらの参照同期ビットと受信データＲＤの同期ビッ
トＦ２．Ｆ３゜Ｆ４との比較が行なわれる。そして、こ
の同期ビットＦ４との比較が終了した時点で同期ビット
検出部２０からは同期ビット検出信号が発生され、以後
同期保護部３０による同期保護動作に移行して３フレー
ム連続して同期ビットＦ１〜Ｆ４が検出されると、回路
は同期確立状ＦＩＸＳｏに移行する。

このように本実施例であれば、同期ビットの未検出状態
Ｈ，においてロード信号発生部４０で受信データＲＤか
ら２ビツトをサンプリングし、このサンプリングされた
２ビツトから予測されるサブフレーム番号をタイミング
信号発生部１０のフレームカウンタ１１にロードセット
して、以後タイミング信号発生部１０から発生される参
照同期ビットのフレーム位相を受信データＲＤの同期ビ
ットＦ１〜Ｆ４のフレーム位相に合わせるようにしたの
で、同期ビットを検出するまでには最大（１サブフレー
ム−１ビツト）分だけ遅延シフトすればよいことになり
、しかも１ビツト遅延シフトするために要する平均時間
は１フレ一ム期間未満にすることができるので、同期ビ
ットの検出所要時間を大幅に短縮することができる。従
って、このようなフレーム同期検出方式を使用すれば、
同期確立状態に至るまでの時間を大幅に短縮することが
でき、これによりデータの無駄な伝送を低減して伝送効
率を高めることができる。

尚、本発明は上記実施例に限定されるものではない０例
えば、上記実施例では４ビツト構成のフレーム同期パタ
ーンのうち２ビツトを部分パターンとしてこの２ビツト
をサンプリングするようにしたが、部分パターンを３ビ
ツトとしてこの３ビツトをサンプリングするようにして
もよく、その他部分パターンのビット数はフレーム同期
パターンのビット数に応じて適宜設定することができる
。

その他、フレーム同期検出回路の構成や同期保護の有無
や保護の段数、データのフレーム構成等についても、本
発明の要旨を逸脱しない範囲で種々変形して実施できる
。

［発明の効果］ 以上詳述したように本発明によれば、部分パターン検出
手段と、参照同期ビット発生制御手段とを備え、同期ビ
ットの未検出状態において、上記部分パターン検出手段
により受信データからフレーム同期パターン中の部分パ
ターンと一致する複数のビットを検出し、この複数のビ
ットが検出されたとき、上記参照同期ビット発生制御手
段により、上記複数のビットに続いて検出される同期ビ
ットを上記フレーム同期パターンから予測し、参照同期
パターンをこの予測した同期ビットに対応するビットか
ら発生させて上記受信データとの比較に供するようにし
たことによって、受信データ中の同期ビットを比較的短
期間で検出することができ、これにより同期を確立する
までの時間を短縮してデータ伝送効率を高め得るフレー
ム同期検出方式を提供することができる。

【図面の簡単な説明】

第１図は本発明のフレーム同期検出方式を説明するため
のタイミング図、第２図乃至第４図は本発明の一実施例
におけるフレーム同期検出方式を説明するためのもので
、第２図は同方式を適用したフレーム同期検出回路の構
成を示す回路ブロック図、第３図は同回路の動作を示す
タイミング図、第４図は同期保護動作を表わす状態遷移
図、第５図は従来のフレーム同期検出方式を適用したフ
レーム同期検出回路の構成を示す回路ブロック図、第６
図および第８図は同回路の動作を示すタイミング図、第
７図は同期保護動作の一例を示す状態遷移図である。 １０・・・タイミング信号発生部、１１・・・フレーム
カウンタ、１２・・・サブフレームカウンタ、２０・・
・同期ビット検出部、３０・・・同期保護部、４０・・
・ロード信号発生部、ＦＡＳ・・・同期ビット、ＲＤ・
・・受信データ、ＴＳ・・・検出タイミング信号、ＳＰ
・・・シフトパルス、Ｆ１〜Ｆ４・・・参照同期ビット
。 出願人代理人　　弁理士　鈴江武彦 ＡＳ 第４図

Claims (1)

【特許請求の範囲】
1. 所定のフレーム同期パターンを構成する複数の同期ビッ
   トが１フレーム中に一定の間隔で分散配置されたデータ
   を受信し、前記フレーム同期パターンとパターンが同一
   の参照同期パターンを前記同期ビットの配置間隔と同間
   隔で発生し、前記受信データをこの参照パターンと比較
   することにより同期ビットの検出を行なうフレーム同期
   検出方式において、同期ビットの未検出状態において前
   記受信データから前記フレーム同期パターン中の部分パ
   ターンと一致する複数のビットを検出する手段と、この
   手段により前記複数のビットが検出されたときこの複数
   のビットに続いて検出される同期ビットを前記フレーム
   同期パターンから予測し前記参照同期パターンをこの予
   測した同期ビットに対応するビットから発生させ前記受
   信データとの比較に供する手段とを具備したことを特徴
   とするフレーム同期検出方式。