JPH01253203A

JPH01253203A - 積層形チップサーミスタ

Info

Publication number: JPH01253203A
Application number: JP63080789A
Authority: JP
Inventors: Takuoki Hata; 畑　拓興; Kaori Okamoto; 岡本　香織
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-03-31
Filing date: 1988-03-31
Publication date: 1989-10-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、温度センサあるいは主に電気回路の温度補償
用として用いられている面実装用タイプの積層形チップ
サーミスタに関するものである。

従来の技術近年、機器の軽薄短小化の技術動向に沿って、機器に組
み込まれる電子部品そのものの小型化が強く要望されて
きた。そして、積層セラミックコンデンサを始めとして
、チップ抵抗、チップコイルなどのいわゆるチップ部品
があらゆる分野で使用されるようになってきている。こ
れらのチップ部品は、面実装技術の進歩に伴い、自動挿
入機でもってテーピングされた状態から、プリント基板
へ直接挿入され、半田付けされる。そして、機器にはこ
のプリント基板を単位体として組み込まれるが、その技
術動向としては、さらに部品の小型化、高密度実装が要
望されている。

このような部品の中にあって、特に温度補償用サーミス
タとしては、従来よりディスク形サーミスタが用いられ
ておシ、プリント基板への取付けも手作業で行われてい
るのが現状である。その上、サーミスタ特性も、従来は
コバルト、マンガン。

銅およびニッケルの混合酸化物を主体としたサーミスタ
を用いているため、抵抗値のバラツキが±２０％〜±１
６％と大きいものであった。また、Ｕセラミックコンデ
ンサのような積層化という考え方については、既に２０
年前に提案されている（特公昭５０−１１６８５号公報
）が、構成部材の安定性、特にサーミスタと内部電極の
反応に問題があり、まだ現実には製品化できていないも
のである。

発明が解決しようとする課題以上のように、従来のサーミスタでは、自動挿入機を使
用してプリント基板に実装することができず、機器の軽
薄短小化に対応できないという問題があった。まだ、特
性面においても、高精度化という要望に十分に対応でき
ないという問題があった。

本発明はこのような問題点を解決するもので、特性値の
バラツキが小さく、小型で面実装可能な積層形チップサ
ーミスタを提供することを目的とするものである。

課題を解決するだめの手段このような課題を解決するために本発明の積層形チップ
サーミスタは、組成面および構造面から種々検討した結
果、安定なマンガン（Ｍｎ）−ニッケル（Ｎｉ）系酸化
物スピネルのサーミスタ単位体を内部電極を介して並列
接続になるよう積層し、外部電極を端子電極としたもの
である。

作用この構成によシ、優れたサーミスタＷ性をもつサーミス
タ材料の使用と積層化という構造上の特徴を結びつける
ことによって、サーミスタの安定性の特徴を引き出すと
ともに、自動挿入機への搭載が可能な面実装用の積層形
チップサーミスタの提供ができることとなる。

実施例以下、本発明の一実施例について説明する。

まず、市販の原料であるＭｎＣＯ３およびＮｉＯを、Ｍ
ｎ：Ｎ１＝７５：２５原子％になるように配合した。こ
の配合組成物をボールミルで湿式混合し、得られたスラ
リーを乾燥後、８００″Ｃで仮焼した。

この仮焼物を再びボールミルを用いて、湿式粉砕混合し
た。こうして得られたスラリーを乾燥後、所要量採って
水溶性バインダーのメチルセルロースを加えて混合し、
粘土状にした。次いで、これを真空土練機で十分に捏和
し、坏土を得た。次に、この坏土を真空押出成形機を用
いて、１６０μｍのシートを作成した。その後、上記シ
ートを乾燥後、適当な大きさに切断し、Ｐｄ電極を用い
てパターン印刷した。次に、このシートを用いて、Ｐｄ
電極が上下両面にそれぞれ異なる一端面には達しないよ
うに設けられた有効層１層（４６０μｍ）と、その上下
に設けられるように無効層（各１５０μｍ　）を積層し
、これをパターンに則して、３．７０Ｘ１．８５Ｊｆｆ
の大きさに切断し、脱バインダー後、１２６０°Ｃの温
度で焼成した。こうして得られた焼結体の両端部にムｇ
電極を設け、さらにその上に電気メツキによｐＮｉ層、
Ｓｎ層を設けた。このようにして得られた積層形チップ
サーミスタの外形寸法は、３．２１Ｘ１．６２ＸＯ，６
１（ｔ）ｍで、ＥＸムＪ規格の３２１６タイプ（積層セ
ラミックコンデンサ）に相当する。

第１図は上記実施例における積層形チップサーミスタを
示し、１はＭｎ−Ｎｉ系酸化物スピネルのサーミスタ単
位体、２はＰｄ　’Ｑ［からなる内部電揃、３はムｇ電
極、４はＮｉメツキ層、６はｓｎメツキ層で、６はこれ
らＡｇ電極３．　Ｎｉメツキ層４およびＳｎメツキ層６
から構成される外部電極である。

そして、上記のようにして得られた素子の電気特性は、
Ｒ２５＝３ＯＫΩ±５．０％（ｎ＝２００ケ）で、サー
ミスタ定数Ｂは、Ｂ＝３６９０に±０．８％であった。

この抵抗値およびＢ定数は、材料特性に一致するもので
ある。　　。

また、この素子を用いてテーピングし、自動挿入機を用
いてプリント基板に実装した結果、特性不良もなく、作
業性が著しくアップし、自動化が可能であることが確認
された。さらに、信頼性面でも１５０°Ｃ，１０００時
間後の抵抗値変化率は、従来材料（Ｇｏ、Ｍｎ、Ｃｕお
よびＮｉ　　）の＋３．２％に対し、＋０．８％と変化
率が小さいものであった。

また、本発明の上記材料を用いてディスク形にした場合
、同一条件での抵抗値変化率は＋１．３％であシ、本発
明では積層化による効果、すなわち内部電極が外気と遮
断されているための効果が現れているのではないかと考
えられているが、このメカニズムについては現在解明中
である。

ここで、上記実施例において、積層用シート作成につい
ては、ドクターブレード法のような湿式成形法でもよく
、特に限定されるものではない。

また、内部電極にｐｔ電極を用いてもよく、さらには外
部電極の構造も上記実施例に限定されるものでないこと
は当然である。

また、本発明で用いるＭｎ−Ｎｉ系サーミスタ材料とし
ては、電気特性、特にＢ定数の点から、Ｎｉは５〜３６
原子％の範囲が好捷しいことが実験により確認されてい
る。

発明の効果以上のように本発明によれば、優れたサーミスタ特性を
もつサーミスタ材料の使用と積層化という構造上の特徴
を結びつけることによって、小型で高精度でさらに信頼
性にも優れるという特性上での相乗効果を発揮し、かつ
面実装化を可能にするものであるため、作業性の向上と
いう付帯効果をももたらすものである。

また、実施例では有効層１層のものについてのみ述べた
が、積層数を増すことと、内部電極のパターンを変える
ことによシ、抵抗値を幅広く変更させることが可能であ
り、このためＢ定数を基本とした材料の統合も図ること
が可能となり、その産業性は大なるものがある。

【図面の簡単な説明】

第１図は本発明による積層形チップサーミスタの一実施
例を示す一部を断面にて見た斜視図である。１・・・・・・サーミスタ単位体、２・・・・・・内部
電極、３・・・・・・Ａｇ電極、４・・・・・・Ｎ１メ
ツキ層、６・・・・・・Ｓｎメツキ層、６・・・・・・
外部電極。

Claims

【特許請求の範囲】

金属元素として、マンガン（Ｍｎ）およびニッケル（Ｎ
ｉ）の２種を合計１００原子％含み、スピネル型結晶構
造を持つサーミスタ単位体に内部電極を付与して積層し
、その各々が並列に接続されるよう外部電極を取り出し
たことを特徴とする積層形チップサーミスタ。