JPH01253256A - 配線の形成方法 - Google Patents

配線の形成方法

Info

Publication number
JPH01253256A
JPH01253256A JP7977488A JP7977488A JPH01253256A JP H01253256 A JPH01253256 A JP H01253256A JP 7977488 A JP7977488 A JP 7977488A JP 7977488 A JP7977488 A JP 7977488A JP H01253256 A JPH01253256 A JP H01253256A
Authority
JP
Japan
Prior art keywords
film
wiring
silicide
aluminum
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7977488A
Other languages
English (en)
Other versions
JP2569709B2 (ja
Inventor
Akira Isobe
晶 礒部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63079774A priority Critical patent/JP2569709B2/ja
Publication of JPH01253256A publication Critical patent/JPH01253256A/ja
Application granted granted Critical
Publication of JP2569709B2 publication Critical patent/JP2569709B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、アルミニウム配線上にシリサイド膜を有する
構造の配線の形成方法に関する。
[従来の技術] 配線の微細化に伴い、アルミニウム配線では電流密度が
増加し、このために、ストレスマイグレーションやエレ
クトロマイグレーションが問題となってきた。従来は、
これらに対する対策として。
アルミニウム配線上にシリサイド膜を設けている。
配線をこのように形成することにより、万一にアルミニ
ウム配線が断線に至っても、シリサイド膜により電気的
接触を維持することができる。
[発明が解決しようとする課題] 上述した従来技術における問題点を第5図< a )及
び(b)を参照して具体的に説明する9第5図(a)は
ポリシリコン配線311に絶縁膜312を介してアルミ
ニウム(Aβ)配線(でき上りパターン)314が交叉
するように形成されている状態を示す平面図、第5図(
b)は第5図(a)のA−A線による断面図である。半
導体基板310上にはポリシリコン配線311が形成さ
れ、更に絶縁膜312を介して上層にアルミニウム配線
314及びシリサイド膜315が形成されている。
ここで、上述した構造の配線をパターニングするために
、露光工程において、塗布されたレジスト膜(図示せず
)を露光する際、シリサイド膜315からの光の反射が
大きいので、レジストパターンに細りが生じる。この結
果、2点鎖線で示す設計上のアルミニウム(A、R)配
線313に比して、でき上りのアルミニウム配線314
は幅が狭くなってしまい、このために、精度よく配線を
形成することが困難となる。
特に、ポリシリコン配線311等が下層に走る場合には
アルミニウム配線314に段差が生じるので、この段差
部には図中iで指示するようなくびれが生じる。配線に
このようなくびれがあるとストレスにも弱く、このため
に、配線が断線し易くなる。
本発明はかかる問題点に鑑みてなされたものであって、
シリサイド膜上に反射防止膜を形成することにより露光
時のシリサイド膜からの光反射を抑制し、これにより、
精度よく配線を形成し得る配線の形成方法を提供するこ
とを目的とする。
[課題を解決するための手段] 本発明に係る配線の形成方法は、所定の半導体素子が形
成されると共にパッシベーション用の絶縁膜が形成され
た半導体基板上に、アルミニウム膜、シリサイド膜及び
反射防止膜を順次被着形成する工程と、前記反射防止膜
上にフォトレジスト膜を塗布形成する工程と、前記フォ
トレジスト膜に露光及び現像処理を施して所定のパター
ンを有するフォトレジストマスクを形成する工程と、前
記レジストマスクを介して前記反射防止膜、シリサイド
膜及びアルミニウム膜を順次エツチングする工程と、を
有することを特徴とする。
[作用] 以上のように構成された本発明によれば、露光処理を施
す際、シリサイド膜の表面で反射した光と反射防止膜の
表面で反射した光とが相互に干渉して打ち消し合うので
、反射光の強度を十分に小さくすることができる。この
ために、露光時における反射光の悪影響を極力抑制する
ことができ、設計パターンと同一パターンを、フォトレ
ジスト膜に転写することができる。
従って、現像後に得られるレジストマスクのパターンに
は反射光の悪影響に起因する細りは生じない。故に、こ
のレジストマスクを介して反射防止膜、シリサイド膜及
びアルミニウム膜からなる複層膜にエツチングを施すこ
とにより、設計パターンと実質的に同一のパターンを得
ることができる。
更に、前記反射防止膜(絶縁材料)は、エツチング処理
を終了した後、レジストマスク除去後に完全に除去する
ことができ、又はこのエツチング処理で得られる配線上
に形成される眉間絶縁膜にコンタクトホールを開孔する
ときに、コンタクトホールに対応する箇所のみを部分的
に除去することができる。このために、前記反射防止膜
は多層配線を形成する上で何ら支障となることはない。
従って、本発明によれば、ストレスマイグレーション及
びエレクトロマイグレーションに強い配線を精度よく形
成することができる。
[実施例] 以下、添付の図面を参照して、本発明の実施例について
具体的に説明する。
第1図(a)乃至(e)は本発明の第1の実施例方法を
工程順に示す断面図であり、これらの図を参照して、第
1の実施例について説明する。
先ず、第1図(a)に示すように、所定の各種の半導体
素子が形成された半導体基板110上にパッシベーショ
ン用の絶縁膜111を形成し、続いて、スパッタリング
法を使用して、この絶縁膜111上にアルミニウム(A
ρ)膜112を約1.0μmの厚さで被着形成する。そ
して、再度スパッタリング法を使用して、このアルミニ
ウム膜112上にシリサイド膜としてタングステンシリ
サイド(WSix)膜113を約1000人波着形成す
る。
このときのタングステンシリサイド膜113の光反射率
は約50%である。更に、プラズマCVD法を使用して
、このタングステンシリサイド膜113上に反射防止膜
としてシリコン窒化膜(SiN膜)114を約400人
波着形成する。このシリコン窒化[114の屈折率nは
約2.0である。
次に、第1図(b)に示すように、基板全面にフォトレ
ジスト膜を塗布形成し、続いてこのフォトレジスト膜に
夫々露光及び現像処理を施すことにより、開口部116
を有するレジストマスク115を得る。この露光処理を
施す際、タングステンシリサイド膜113の表面で反射
した光とシリコン窒化膜114の表面で反射した光とが
相互に干渉して打ち消し合うので、反射光の強度は十分
に小さくなっている。即ち、露光波長436 nmにお
ける光反射率は10%以下に抑えられ、このために、露
光時における反射光の影響は実用上無視することができ
る。従って、露光処理では、設計パターンと同一パター
ンがフォトレジスト膜に転写され、現像処理によって得
られるレジストマスク215には反射光の悪影響に起因
する細りは生じない。故に、形成された開口部116の
寸法は設計値に高精度で一致したものとなっている。
次に、第1図(c)に示すように、夫々所定のエツチン
グガスを使用し、前記レジストマスク115を介してシ
リコン窒化膜114、タングステンシリサイド膜113
及びアルミニウム膜112からなる複層膜にドライエツ
チングを施すことにより、この複層膜に開口部117を
形成する。この際、アルミニウム膜112がドライエツ
チングでパターニングされることにより、1層目アルミ
ニウム配線112aが形成される。
次いで、第1図(d)に示すように、レジストマスク1
15を除去し、続いて所定のエツチングガスを使用して
ドライエツチングを施すことにより、タングステンシリ
サイド膜113上に残っているシリコン窒化膜114を
除去する。
その後、第1図(e)に示すように、開口部117を埋
込むようにして基板全面に層間絶縁膜118を被着形成
し、続いてこの眉間絶縁膜118において1層目アルミ
ニウム配線112aと対応する所定箇所にコンタクトホ
ール119を開孔する。更に、基板全面にアルミニウム
膜を被着形成して、これにパターニングを施すことによ
り、2層目アルミニウム配線120となす。
第2図(a)乃至(e)は本発明の第2の実施例を工程
順に示す断面図であり、これらの図を参照して、第2の
実施例について説明する。
先ず、第2図(a)に示すように、所定の各種の半導体
素子が形成された半導体基板210上に絶縁膜211を
形成し、続いてスパッタリング法を使用して、この絶縁
膜211上にアルミニウム(Aρ)膜212を約1.0
μm被着形成する。そして、再度スパッタリング法を使
用して、このアルミニウム膜212上にシリサイド膜と
してタングステンシリサイド(WSi、)膜213を約
1000人波着形成する。このときのタングステンシリ
サイド膜213の光反射率は約50%である。更に、プ
ラズマCVD法を使用して、このタングステンシリサイ
ド膜213上に反射防止膜としてシリコン窒化膜(Si
N膜)214を約400人波着形成する。このシリコン
窒化膜214の屈折率nは約2.0である。
次に、第2図(b)に示すように、基板全面にフォトレ
ジスト膜を塗布形成し、続いてこのフォトレジスト膜に
夫々露光及び現像処理を施すことにより、開口部216
を有するレジストマスク215を得る。この露光処理を
施す際、タングステンシリサイド膜213の表面で反射
した光とシリコン窒化膜214の表面で反射した光とが
相互に干渉して打ち消し合うので、反射光の強度は十分
に小さくなっている。即ち、露光波長436 nmにお
ける光反射率は10%以下に抑えられ、このために、露
光時における反射光の影響は実用上無視することができ
る。従って、露光処理では、設計パターンと同一パター
ンがフォトレジスト膜に転写され、現像処理によって得
られるレジストマスク215には反射光の悪影響に起因
する細りは生じない。故に、開口部216の寸法は設計
値通りとなっている6次に、第2図(C)に示すように
、夫々所定のエツチングガスを使用し、前記レジストマ
スク215を介してシリコン窒化膜214、タングステ
ンシリサイド膜213及びアルミニウム膜212からな
る複層膜にドライエツチングを施すことにより、この複
層膜に開口部217を形成する。この際、アルミニウム
膜212がドライエツチングでパターニングされること
により、1層目アルミニウム配線212aが形成される
次いで、第2図(d)に示すように、レジストマスク2
15を除去し、シリコン窒化膜214はそのまま残す。
その後、第2図(e)に示すように、開口部217を埋
込むようにして基板全面に層間絶縁膜218を被着形成
し、続いてこの眉間絶縁膜218において1層目アルミ
ニウム配線212aと対応する所定箇所にコンタクトホ
ール219を開孔する。このコンタクトホール219を
開孔する際、対応するシリコン窒化膜214の部分も除
去され、このために、対応するタングステンシリサイド
膜213の表面部分が露出する。更に、基板全面にアル
ミニウム膜を被着形成して、これにバターニングを施す
ことにより2層目アルミニウム配線220となす。
この第2の実施例によれば、第2図(d)に示す工程に
おいて、反射防止膜であるシリコン窒化膜214を除去
する必要がないので工程数を減らすことができる。
なお、シリサイド膜としては上述したタングステンシリ
サイド膜113,213の他にチタンシリサイド(T 
I S ix )膜、タンタルシリサイド(TaSIX
)膜及びモリブデンシリサイド(MoSi、)膜等の各
種シリサイド膜を適宜に応じて使用することができる。
この場合、使用されるシリサイド膜における反射率を所
定の値とするためには、その膜厚を適切に設定する必要
がある。
また、反射防止膜としては、上述したシリコン窒化M 
(n = 2 、0 ) 114,214の他にシリコ
ン酸化膜(Si02膜: n=1.45乃至1.50)
又はシリコンオキシナイトライド(SiON)膜(n=
1.6)等を使用することができる。この場合、露光時
の反射率を実用上支障ない程度に抑えるために、反射防
止膜の材質及びその膜厚は、下地のシリサイド膜の反射
率や露光波長等との兼ね合いを考慮して、夫々適切に選
定する必要がある。
上述したシリサイド膜の反射率、反射防止膜の材質及び
その膜厚との関係を、第3図及び第4図を参照して説明
する。
第3図は、シリサイド膜に反射率が約50%のタングス
テンシリサイド(WSi、)膜を使用すると共に、反射
防止膜にn=2.0のシリコン窒化膜(SiN膜)及び
n=1.6のシリコンオキシナイトライド(SiON)
膜を使用し、これらの膜厚をパラメータとした場合の分
光反射率特性である。
第3図から明らかなように、シリコン窒化膜の膜厚が0
人−300人→400人→500人と厚くなるに従って
、反射率の極小値は長波長側へと移動する。なお、これ
らの極小値はいずれも零か若しくは零に近い値である。
また、下地のタングステンシリサイド膜の反射率が約5
0%と同じであれば、反射防止膜のシリコン窒化膜とシ
リコンオキシナイトライド膜の膜厚を一律に500人と
じt=場合、屈折率nが一層大きいシリコン窒化膜の方
が反射防止効果が大きいことがわかる。
第4図は、シリサイド膜に反射率が約40%のタングス
テンシリサイド膜を使用すると共に、反射防止膜にシリ
コンオキシナイトライド(SiON)膜を使用し、その
膜厚をパラメータとした場合の分光反射率特性である。
第4図の場合、タングステンシリサイド膜の反射率は第
3図の場合に比して10%小さい。
第4図からも、第3図におけると同様の特性が実質的に
得られることがわかる。また、第3図と第4図とを比較
すると明らかなように、下地のシリサイド膜の反射率を
抑えた場合、屈折率がより小さいシリコンオキシナイト
ライド膜の方が反射率が一層小さくなるので1、このた
めに5反射防止効果を向上できることがわかる。
従って、上述した分光反射率特性から明らかなように、
下地のシリサイド膜の反射率及び露光波長等との兼ね合
いを考慮して、反射防止膜の材質及びその膜厚を適切に
選定すれば、露光時において、所望する反射防止効果を
得ることがでる。
反射防止膜に、上述したシリコン窒化膜、シリコン酸化
膜又はシリコンオキシナイトライド膜を使用する場合、
実用上、その膜厚は200乃至1000人の範囲にある
ことが好ましい。
なお、上述した反射防止膜はいずれも、通常の半導体装
置の製造において一般的に使用されている絶縁材料であ
り、その膜形成及び膜除去には何ら新規の設備を要する
ものではない。
[発明の効果] 以上、説明したように、本発明によればアルミニウム膜
上のシリサイド膜に反射防止膜を被着形成しているので
、この反射防止膜上に塗布形成されたフ才l・レジスI
〜膜を露光する際、反射防止膜の作用により反射光の強
度を極力抑制することができ、このために、現像後、細
りのないパターンを有するレジストマスクを得ることが
できる。従って、このレジストマスクを介してエツチン
グを施すことにより、設計パターンと実質的に同一のパ
ターンを有する配線を形成することができる。
故に、本発明によれば、ストレスマイグレーション及び
エレクトロマイグレーションに強い配線を精度よく形成
することができる。
【図面の簡単な説明】
第1図(a)乃至(e)は本発明の第1の実施例を示す
工程断面図、第2図(a)乃至(e)は本発明の第2の
実施例を示す工程断面図、第3図は反射率が約50%の
タングステンシリサイド膜を使用すると共に反射防止膜
にシリコン窒化膜及びシリコンオキシナイトライド膜を
使用してその膜厚をパラメータとした場合における露光
時の分光反射率特性を示すグラフ図、第4図は反射率が
約40%のタングステンシリサイド膜を使用すると共に
反射防止膜としてシリコンオキシナイトライド膜を使用
してその膜厚をパラメータとした場合における露光時の
分光反射率特性を示すグラフ図、第5図(a>及び(b
)は従来技術を示す図であって、第5図(a)はその要
部の平面図、第5図(b)は第5図(a>のA−A線断
面図である。 110.210,310;半導体基板、111゜211
.312.絶縁膜、112,212.アルミニウム膜、
112a、212a;1層目アルミニウム配線、113
,213.タングステンシリサイド膜、114,214
.シリコン窒化膜、115.215;レジストマスク、
117゜217:開口部、118.218;層間絶縁膜
、120.220;2層目アルミニウム配線、311;
ポリシリコン配線、313;アルミニウム配線(設計パ
ターン)、314;アルミニウム配線(でき上りパター
ン)、315;シリサイド膜

Claims (1)

    【特許請求の範囲】
  1. (1)所定の半導体素子が形成されると共にパッシベー
    ション用の絶縁膜が形成された半導体基板上に、アルミ
    ニウム膜、シリサイド膜及び反射防止膜を順次被着形成
    する工程と、前記反射防止膜上にフォトレジスト膜を塗
    布形成する工程と、前記フォトレジスト膜に露光及び現
    像処理を施して所定のパターンを有するフォトレジスト
    マスクを形成する工程と、前記レジストマスクを介して
    前記反射防止膜、シリサイド膜及びアルミニウム膜を順
    次エッチングする工程と、を有することを特徴とする配
    線の形成方法。
JP63079774A 1988-03-31 1988-03-31 配線の形成方法 Expired - Lifetime JP2569709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63079774A JP2569709B2 (ja) 1988-03-31 1988-03-31 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63079774A JP2569709B2 (ja) 1988-03-31 1988-03-31 配線の形成方法

Publications (2)

Publication Number Publication Date
JPH01253256A true JPH01253256A (ja) 1989-10-09
JP2569709B2 JP2569709B2 (ja) 1997-01-08

Family

ID=13699552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63079774A Expired - Lifetime JP2569709B2 (ja) 1988-03-31 1988-03-31 配線の形成方法

Country Status (1)

Country Link
JP (1) JP2569709B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529476A (ja) * 1991-04-26 1993-02-05 Mitsubishi Electric Corp 半導体装置の配線接続構造
KR20010058541A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 금속배선 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236846A (ja) * 1985-06-24 1987-02-17 アメリカ合衆国 金属層の平坦化方法
JPS62261154A (ja) * 1986-05-07 1987-11-13 Mitsubishi Electric Corp 半導体装置
JPS6321871A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp 半導体装置
JPS6347951A (ja) * 1986-08-18 1988-02-29 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6236846A (ja) * 1985-06-24 1987-02-17 アメリカ合衆国 金属層の平坦化方法
JPS62261154A (ja) * 1986-05-07 1987-11-13 Mitsubishi Electric Corp 半導体装置
JPS6321871A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp 半導体装置
JPS6347951A (ja) * 1986-08-18 1988-02-29 Nec Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712140A (en) * 1991-04-19 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing interconnection structure of a semiconductor device
JPH0529476A (ja) * 1991-04-26 1993-02-05 Mitsubishi Electric Corp 半導体装置の配線接続構造
KR20010058541A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
JP2569709B2 (ja) 1997-01-08

Similar Documents

Publication Publication Date Title
KR100495960B1 (ko) 반도체소자및반도체소자제조방법
JPH06140396A (ja) 半導体装置とその製法
JPS6366939A (ja) 集積回路の製法
KR100401438B1 (ko) 반사 방지막 및 반도체 장치의 제조 방법
JP4058327B2 (ja) 半導体装置の製造方法
US6287959B1 (en) Deep submicron metallization using deep UV photoresist
US5595938A (en) Method of manufacturing semiconductor device
US5403781A (en) Method of forming multilayered wiring
US5871886A (en) Sandwiched middle antireflection coating (SMARC) process
JP2004096105A (ja) 半導体装置の製造でコンタクト形成方法
JPH01253256A (ja) 配線の形成方法
US6699641B1 (en) Photosensitive bottom anti-reflective coating
CN100375237C (zh) 抗蚀剂填入方法和半导体器件的制造方法
JPH1187507A (ja) 半導体装置およびその製造方法
JPH04144230A (ja) 半導体装置及びその製造方法
JP3104441B2 (ja) 半導体装置とその製法
US20250391659A1 (en) Method for patterning mask layer over substrate
JPH01266746A (ja) 半導体装置
JPH0555130A (ja) 半導体装置の製造方法
JPH07221110A (ja) 半導体装置の配線構造とその製造方法
JP2000040739A (ja) 半導体装置の製造方法
JPH0487336A (ja) 半導体装置の配線形成方法
KR20030066999A (ko) 반도체 소자의 금속배선 형성방법
JPH08339998A (ja) 半導体装置の製造方法
JPH03142833A (ja) 半導体装置の製造方法