JPS6321871A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6321871A JPS6321871A JP16711386A JP16711386A JPS6321871A JP S6321871 A JPS6321871 A JP S6321871A JP 16711386 A JP16711386 A JP 16711386A JP 16711386 A JP16711386 A JP 16711386A JP S6321871 A JPS6321871 A JP S6321871A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- silicide
- silicon
- semiconductor device
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
この発明は、半導体ｌｉｔに関するものであり、特にブ
レーナ技術によって電極形成するときの界面に生じるシ
リコン析出の減少を意図する半導体装置に関するもので
ある。
レーナ技術によって電極形成するときの界面に生じるシ
リコン析出の減少を意図する半導体装置に関するもので
ある。
［従来の挟術コ
第２図は、従来の技術の半導体装置のコンタクト孔まわ
りの断面図である。
りの断面図である。
図において、コンタクト孔を有するたとえば酸化シリコ
ン（Ｓ１０２）等の絶縁膜２がシリコン基板１上に形成
されており、コンタクト孔に面したシリコン基板１には
不純物拡散層３が形成される。また、コンタクト孔にた
とえばアルミニウムシリサイド（ＡｉＳ＋ ）等のシリ
サイドが、たとえば真空蒸着、スパッタリングあるいは
ＣＶＤ法等によって形成され、これをパターニングする
ことによってシリサイド電極４が形成される（第２図（
ａ）！照）。
ン（Ｓ１０２）等の絶縁膜２がシリコン基板１上に形成
されており、コンタクト孔に面したシリコン基板１には
不純物拡散層３が形成される。また、コンタクト孔にた
とえばアルミニウムシリサイド（ＡｉＳ＋ ）等のシリ
サイドが、たとえば真空蒸着、スパッタリングあるいは
ＣＶＤ法等によって形成され、これをパターニングする
ことによってシリサイド電極４が形成される（第２図（
ａ）！照）。
次に、シリサイド電極４と不純物拡散層との良好なオー
ミックコンタクトを得るため上記のシリサイド電極４形
成後、シリサイド電極４は窒素または水素雰囲気中で数
１０分程度の熱処理（４００〜５ｏ○℃）が行なわれる
が、コンタクト孔の径が小さくなるとシリサイｌ−″Ｎ
Ｎｎ４巾のシリコンが拡散し、シリサイド電極４と不純
物拡散層３との界面にシリコン８が析出する（第２図（
ｂ）参照）。
ミックコンタクトを得るため上記のシリサイド電極４形
成後、シリサイド電極４は窒素または水素雰囲気中で数
１０分程度の熱処理（４００〜５ｏ○℃）が行なわれる
が、コンタクト孔の径が小さくなるとシリサイｌ−″Ｎ
Ｎｎ４巾のシリコンが拡散し、シリサイド電極４と不純
物拡散層３との界面にシリコン８が析出する（第２図（
ｂ）参照）。
［発明が解決しようとする問題点］
上記のような従来の単導体装置においては、シリサイド
電極４形成後の熱処理によってシリサイドＮＮｉ４と不
純物拡散層３との界面にシリコン８が析出しやすくなる
。
電極４形成後の熱処理によってシリサイドＮＮｉ４と不
純物拡散層３との界面にシリコン８が析出しやすくなる
。
この析出したシリコン８は高い比抵抗を持ち、また、こ
のシリコン８の析出によってシリサイド電極４と不純物
拡散層３との接触面積が減少したり、あるいは消滅した
りしてこの接触抵抗が増大し、良好なオーミックコンタ
クトが得られないばかりか、マイグレーションにも弱く
なるなどの問題があった。
のシリコン８の析出によってシリサイド電極４と不純物
拡散層３との接触面積が減少したり、あるいは消滅した
りしてこの接触抵抗が増大し、良好なオーミックコンタ
クトが得られないばかりか、マイグレーションにも弱く
なるなどの問題があった。
この発明はかかる問題を解決するためになされたもので
、シリサイド電極４と不純物拡散層３との界面に生じる
シリコン８の析出を減少させ、これによって、電極と不
純物拡散層との良好なオーミックコンタクトをなす半導
体装置を得ることを目的とする。
、シリサイド電極４と不純物拡散層３との界面に生じる
シリコン８の析出を減少させ、これによって、電極と不
純物拡散層との良好なオーミックコンタクトをなす半導
体装置を得ることを目的とする。
［問題点を解決するための手段］
この発明にかかる半導体装置は、コンタクト孔周辺の絶
縁膜上を含む不純物拡散層上にシリサイド膜を薄く被覆
させ、その上に電極を形成したものである。
縁膜上を含む不純物拡散層上にシリサイド膜を薄く被覆
させ、その上に電極を形成したものである。
［作用］
この発明においては、従来技術でのシリコン析出の原因
であるシリサイド膜を薄く形成したので、シリコン析出
量を抑制でき、また、熱処理時におけるシリサイド膜中
のシリコンは、シリサイド膜上の電極中に拡散していく
ので、コンタクト孔の不純物拡散層上のシリコン析出は
従来技術に比して激減し、良好なオーミックコンタクト
が得られるものである。
であるシリサイド膜を薄く形成したので、シリコン析出
量を抑制でき、また、熱処理時におけるシリサイド膜中
のシリコンは、シリサイド膜上の電極中に拡散していく
ので、コンタクト孔の不純物拡散層上のシリコン析出は
従来技術に比して激減し、良好なオーミックコンタクト
が得られるものである。
また電極中のアルミニウムの不純物拡散層への熱処理時
における突き抜けは、このシリサイド膜形成によって併
せて防止できる。
における突き抜けは、このシリサイド膜形成によって併
せて防止できる。
［発明の実施例］
第１図はこの発明の一実施例を示す半導体装置のコンタ
クト孔まわりの断面図である。図中、符号１〜３は上記
従来装置と同一、または相当部分を示す。
クト孔まわりの断面図である。図中、符号１〜３は上記
従来装置と同一、または相当部分を示す。
図において、コンタクト孔周辺の絶縁ｌ１１２上を含む
シリコン基板１の不純物拡散層３上にアルミニウムシリ
サイド膜５が薄く形成されており、このアルミニウムシ
リサイドｌ１５上にアルミニウムよりなる電極７が形成
され、さらに、電極７上にＭ極７のパターニング実施の
際の写真製版時の反射防止用アルミニウムシリサイドＨ
ＩＡ６が形成されている。
シリコン基板１の不純物拡散層３上にアルミニウムシリ
サイド膜５が薄く形成されており、このアルミニウムシ
リサイドｌ１５上にアルミニウムよりなる電極７が形成
され、さらに、電極７上にＭ極７のパターニング実施の
際の写真製版時の反射防止用アルミニウムシリサイドＨ
ＩＡ６が形成されている。
アルミニウムシリサイド膜５はシリコンを重量比で０．
２〜２．０％含み、そのＳｉ．１１は窒素または水素雰
囲気中で数１０分程度の熱処理（３００〜５００℃）を
実施しても電極７のアルミニウムが不純物拡散Ｗ３へ突
き抜けず、さらに、このアルミニウムシリサイド１１１
５中のシリコンの析出が、この’ＨＨＭ７の動作上問題
にならない程度のものとする。
２〜２．０％含み、そのＳｉ．１１は窒素または水素雰
囲気中で数１０分程度の熱処理（３００〜５００℃）を
実施しても電極７のアルミニウムが不純物拡散Ｗ３へ突
き抜けず、さらに、このアルミニウムシリサイド１１１
５中のシリコンの析出が、この’ＨＨＭ７の動作上問題
にならない程度のものとする。
なお、上記実施例では電極７上に反転防止用アルミニウ
ムシリサイド膜６を形成しているが、電極７のバターニ
ング方法によっては不要とすることができる。
ムシリサイド膜６を形成しているが、電極７のバターニ
ング方法によっては不要とすることができる。
また、上記実施例では電極７をアルミニウムとしている
が、隣接のアルミニウムシリサイド膜５のシリコン濃度
より低ければシリコンを含んだアルミニウムシリサイド
でもよい。
が、隣接のアルミニウムシリサイド膜５のシリコン濃度
より低ければシリコンを含んだアルミニウムシリサイド
でもよい。
さらに、アルミニウムシリサイド膜５はたとえばチタン
（Ｔ１）あるいはｔＡ（Ｃｕ）等の他の元素を含んだも
のでもよい。
（Ｔ１）あるいはｔＡ（Ｃｕ）等の他の元素を含んだも
のでもよい。
［発明の効果］
この発明は以上説明したとおり、金属電極と不耗物拡ｉ
！！！層との間に薄くシリサイド膜を形成させたため、
これらの界面上におけるシリコンの析出が抑制され、良
好なオーミックコンタクトを持ち、また、マイグレーシ
ョンにも強い信頼性の高い半導体装置が得られる効果が
ある。
！！！層との間に薄くシリサイド膜を形成させたため、
これらの界面上におけるシリコンの析出が抑制され、良
好なオーミックコンタクトを持ち、また、マイグレーシ
ョンにも強い信頼性の高い半導体装置が得られる効果が
ある。
第１図はこの発明の一実流例を示す半導体装置の〕ン々
クト孔まわりの断面図であり、第２図は従来技術におけ
る半導体装置のコンタクト孔まわりの断面図である。 図中、同一符号は同一、または相当部分を示し。 １はシリコン基板、２は絶縁膜、３は不純物拡散層、４
はシリサイド電極、５はアルミニウムシリサイド膜、６
は反射防止用アルミニウムシリサイド寝、７は電極、８
はシリコンである。 代理人 大 岩 増 雄 具１図 萬２図 ／″
クト孔まわりの断面図であり、第２図は従来技術におけ
る半導体装置のコンタクト孔まわりの断面図である。 図中、同一符号は同一、または相当部分を示し。 １はシリコン基板、２は絶縁膜、３は不純物拡散層、４
はシリサイド電極、５はアルミニウムシリサイド膜、６
は反射防止用アルミニウムシリサイド寝、７は電極、８
はシリコンである。 代理人 大 岩 増 雄 具１図 萬２図 ／″
Claims (4)
- （１）半導体基板、前記半導体基板上に形成されるコン
タクト孔を有する絶縁膜、および前記コンタクト孔に面
した半導体基板の部分に形成される不純物拡散層を含む
半導体装置であつて、前記絶縁膜の前記コンタクト孔周
辺と前記不純物拡散層上とに形成されるシリサイド膜と
、前記シリサイド膜上に形成された金属、または、シリ
サイド膜からなる電極とを備える半導体装置。 - （２）前記シリサイド膜は、アルミニウムシリサイド（
ＡｌＳｉ）であり、かつ、前記電極はアルミニウム（Ａ
ｌ）からなることを特徴とする、特許請求の範囲第１項
記載の半導体装置。 - （３）前記電極はＡｌＳｉからなり、そのシリコン（Ｓ
ｉ）濃度は前記シリサイド膜のＳｉ濃度より低いことを
特徴とする、特許請求の範囲第１項または第２項記載の
半導体装置。 - （４）前記電極は、シリサイド膜によつて被覆されてい
ることを特徴とする、特許請求の範囲第１項、第２項ま
たは第３項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711386A JPS6321871A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16711386A JPS6321871A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6321871A true JPS6321871A (ja) | 1988-01-29 |
Family
ID=15843675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16711386A Pending JPS6321871A (ja) | 1986-07-15 | 1986-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6321871A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253256A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | 配線の形成方法 |
| JPH02168626A (ja) * | 1988-09-13 | 1990-06-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE4034169A1 (de) * | 1989-10-26 | 1991-05-02 | Mitsubishi Electric Corp | Dram mit einem speicherzellenfeld und herstellungsverfahren dafuer |
-
1986
- 1986-07-15 JP JP16711386A patent/JPS6321871A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253256A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | 配線の形成方法 |
| JPH02168626A (ja) * | 1988-09-13 | 1990-06-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE4034169A1 (de) * | 1989-10-26 | 1991-05-02 | Mitsubishi Electric Corp | Dram mit einem speicherzellenfeld und herstellungsverfahren dafuer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3587537B2 (ja) | 半導体装置 | |
| US3740835A (en) | Method of forming semiconductor device contacts | |
| JP2002151434A (ja) | 表示素子用配線、これを利用した薄膜トランジスタ基板及びその製造方法 | |
| JPS6321871A (ja) | 半導体装置 | |
| JPS62113421A (ja) | 半導体装置の製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| KR100265993B1 (ko) | 반도체장치의 금속배선층 형성방법 | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| JPS6266679A (ja) | 半導体装置の製造方法 | |
| JPH04364759A (ja) | 半導体装置及びその製造方法 | |
| JPS62261154A (ja) | 半導体装置 | |
| JPS59150430A (ja) | 半導体デバイス | |
| JPH0441510B2 (ja) | ||
| JPS62193282A (ja) | 半導体装置の製造方法 | |
| JPH01283851A (ja) | 半導体装置 | |
| JPS61216322A (ja) | 半導体装置の製造方法 | |
| JPS6295869A (ja) | 半導体装置 | |
| JPS60107855A (ja) | キヤパシタ | |
| JPS62143422A (ja) | 半導体装置の製造方法 | |
| JPS61191026A (ja) | 半導体装置の製造方法 | |
| JPS58197876A (ja) | 半導体装置 | |
| JPS6377138A (ja) | 半導体装置の製造方法 | |
| JPS59229866A (ja) | 半導体装置 | |
| JPS62244161A (ja) | 高抵抗素子の形成方法 | |
| JPH01262629A (ja) | 半導体装置 |