JPH01253307A - 対数増幅器 - Google Patents
対数増幅器Info
- Publication number
- JPH01253307A JPH01253307A JP1043371A JP4337189A JPH01253307A JP H01253307 A JPH01253307 A JP H01253307A JP 1043371 A JP1043371 A JP 1043371A JP 4337189 A JP4337189 A JP 4337189A JP H01253307 A JPH01253307 A JP H01253307A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- signal
- circuit
- gain
- logarithmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、対数増幅器の入力端子に供給さる入力信号の
増大に応答して順次に制限作用を行う複数個の制限増幅
器段を有する当該対数増幅器であって、前記の制限増幅
器段の信号出力端は加算回路に結合され、この加算回路
が入力信号の関数としてほぼ対数的に変化する出力信号
を生じるようになっている対数増幅器に関するものであ
る。
増大に応答して順次に制限作用を行う複数個の制限増幅
器段を有する当該対数増幅器であって、前記の制限増幅
器段の信号出力端は加算回路に結合され、この加算回路
が入力信号の関数としてほぼ対数的に変化する出力信号
を生じるようになっている対数増幅器に関するものであ
る。
（従来の技術）
増幅器段の出力端が直接或いはそれぞれ復調回路を経て
加算回路に結合されている上述した種類の対数増幅器は
例えば、１９８０年６月発行の文献“アイ・イー・イー
・イー・ジャーナル・オブ・ソリッド・ステート・サー
キュイッッ（ＩＥ８８ Ｊｏｕｒｎａｌｏｆ ５ｏｌｉ
ｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔｓ）”、 Ｖｏｌ、３
９． Ｎｏ、 ３の第２９１〜２９５頁の論文“ア・ト
ウルー・ロガリズミック・アンブリファイアφフォア・
レーダ・アイ・エフ・アプリケーションズ（Ａ Ｔｒｕ
ｅ ＬｏｇａｒｉｔｈｍｉｃＡｍｐｌｉｆｉｅｒ ｆｏ
ｒ ＲへＤＡＲＩＦ Ａｐｐｌｉｃａｔｉｏｎｓ）”或
いは１９８５年１２月に発行された雑誌゛フレキニエン
ッ（Ｆｒｅｑｕｅｎｚ）”、 Ｖｏｌ、３９．Ｎｏ、１
２の第３２０〜３２４頁に記載されており既知である。
加算回路に結合されている上述した種類の対数増幅器は
例えば、１９８０年６月発行の文献“アイ・イー・イー
・イー・ジャーナル・オブ・ソリッド・ステート・サー
キュイッッ（ＩＥ８８ Ｊｏｕｒｎａｌｏｆ ５ｏｌｉ
ｄ ５ｔａｔｅ Ｃ１ｒｃｕｉｔｓ）”、 Ｖｏｌ、３
９． Ｎｏ、 ３の第２９１〜２９５頁の論文“ア・ト
ウルー・ロガリズミック・アンブリファイアφフォア・
レーダ・アイ・エフ・アプリケーションズ（Ａ Ｔｒｕ
ｅ ＬｏｇａｒｉｔｈｍｉｃＡｍｐｌｉｆｉｅｒ ｆｏ
ｒ ＲへＤＡＲＩＦ Ａｐｐｌｉｃａｔｉｏｎｓ）”或
いは１９８５年１２月に発行された雑誌゛フレキニエン
ッ（Ｆｒｅｑｕｅｎｚ）”、 Ｖｏｌ、３９．Ｎｏ、１
２の第３２０〜３２４頁に記載されており既知である。
特に、このような対数増幅器は、例えばレーダ分野又は
放射検出器におけるように大きな信号振幅を圧縮する必
要がある大きなダイナミックレンジを有する信号増幅用
に用いられている。このような対数増幅器は例えばラジ
オ或いはテレビジョ“ン受像機のＡＭ変調信号用の増幅
器に用いるのも有利である。
放射検出器におけるように大きな信号振幅を圧縮する必
要がある大きなダイナミックレンジを有する信号増幅用
に用いられている。このような対数増幅器は例えばラジ
オ或いはテレビジョ“ン受像機のＡＭ変調信号用の増幅
器に用いるのも有利である。
このような対数増幅器の対数レンジは１つの増幅器段当
たりの利得と増幅器段の個数との積にほぼ等しい。１つ
の増幅器段当たりの利得は、充分に正確な対数変化を得
るために比較的低く （例えば１２ｄＢに）選択する必
要がある。従って対数レンジは多くの増幅器段を縦続接
続して導入することにより大きくすることができる。
たりの利得と増幅器段の個数との積にほぼ等しい。１つ
の増幅器段当たりの利得は、充分に正確な対数変化を得
るために比較的低く （例えば１２ｄＢに）選択する必
要がある。従って対数レンジは多くの増幅器段を縦続接
続して導入することにより大きくすることができる。
（発明が解決しようとする課題）
本発明の目的は、対数変化を更に改善した前述した種類
の対数増幅器を提供せんとするにある。
の対数増幅器を提供せんとするにある。
（課題を解決するための手段）
本発明は、対数増幅器の入力端子に供給さる入力信号の
増大に応答して順次に制限作用を行う複数個の制限増幅
器段を有する当該対数増幅器であって、前記の制限増幅
器段の信号出力端は加算回路に結合され、この加算回路
が入力信号の関数としてほぼ対数的に変化する出力信号
を生じるようになっている対数増幅器において、入力信
号の増大に応答して制限作用を行う最後の増幅器段が、
他の増幅器段が前記の加算回路に信号を供給する利得よ
りも１ｄＢ以上高い利得で前記の加算回路に信号を供給
するようになっていることを特徴とする。
増大に応答して順次に制限作用を行う複数個の制限増幅
器段を有する当該対数増幅器であって、前記の制限増幅
器段の信号出力端は加算回路に結合され、この加算回路
が入力信号の関数としてほぼ対数的に変化する出力信号
を生じるようになっている対数増幅器において、入力信
号の増大に応答して制限作用を行う最後の増幅器段が、
他の増幅器段が前記の加算回路に信号を供給する利得よ
りも１ｄＢ以上高い利得で前記の加算回路に信号を供給
するようになっていることを特徴とする。
（実施例）
図面につき本発明を説明するに、第１図に示す本発明の
一実施例の対数増幅器は、すべてが同じ利得Ｇを有する
制限増幅器段Ａ１−八〇の縦続接続回路を具えている。
一実施例の対数増幅器は、すべてが同じ利得Ｇを有する
制限増幅器段Ａ１−八〇の縦続接続回路を具えている。
増幅器段Ａ１の入力端に接続された入力端子１には入力
信号Ｖいが供給され、増幅器段Ａ１〜Ａ６の出力信号は
復調回路り、−０６でそれぞれ復調される。復調された
信号は加算回路Ｓで加算される。この加算回路の出力端
は、対数増幅され復調された出力電圧Ｖ、。、を取出す
出力端子に接続されている。
信号Ｖいが供給され、増幅器段Ａ１〜Ａ６の出力信号は
復調回路り、−０６でそれぞれ復調される。復調された
信号は加算回路Ｓで加算される。この加算回路の出力端
は、対数増幅され復調された出力電圧Ｖ、。、を取出す
出力端子に接続されている。
各々が１２ｄＢの利得および約２００ｍＶの制限レベル
を有する６個の増幅器段の上述したような縦続接続回路
では、増幅器の対数レンジは約２０μＶおよび２０ｍＶ
間となる。この縦続接続回路に、より多くの増幅器段を
加える場合には、対数増幅器のレンジは増大するも、こ
の増幅器の大信号処理能力を改善することができない。
を有する６個の増幅器段の上述したような縦続接続回路
では、増幅器の対数レンジは約２０μＶおよび２０ｍＶ
間となる。この縦続接続回路に、より多くの増幅器段を
加える場合には、対数増幅器のレンジは増大するも、こ
の増幅器の大信号処理能力を改善することができない。
縦続接続回路における増幅器段の個数を高めることによ
り増幅器の感度は高まるも、このようにすることはしば
しば不必要なこととなり、更にこのようにすることによ
り増幅器の安定性を悪くする。
り増幅器の感度は高まるも、このようにすることはしば
しば不必要なこととなり、更にこのようにすることによ
り増幅器の安定性を悪くする。
第１図の回路配置の大信号処理能力は、各々が１／Ｇの
減衰度を有する２つの縦続配置の減衰回路ｖ１およびＶ
２を加え、更に減衰回路Ｖ２の出力端に接続された制限
増幅器段Ｂ１と減衰回路Ｖ１の出力端に接続された制限
増幅器段Ｂ２とを加えることにより実質的に改善される
。増幅器段Ｂ２は利得Ｇを有し、増幅器段Ｂ１は利得Ｇ
’／（Ｇ−１）を有する。増幅器段Ｂ１およびＢ２の出
力信号は復調回路ＣＩおよびＣ２でそれぞれ復調され、
これにより復調された信号は加算回路Ｓにおいて復調回
路り、−０６の復調信号に加えられる。これらの手段に
よれば大信号の場合の増幅器のレンジは約２０ｍＶから
約８００ｍＶまで増大した。また減衰回路は増幅器の雑
音動作に殆ど影響を及ぼさない。その理由は、増幅器段
Ａｌの入力端の雑音が、この雑音に対する６段利得のゆ
えに増幅器の雑音指数にはるかに大きく寄与し、上述し
た追加素子によって生ぜしめられる雑音は無視しろる為
である。
減衰度を有する２つの縦続配置の減衰回路ｖ１およびＶ
２を加え、更に減衰回路Ｖ２の出力端に接続された制限
増幅器段Ｂ１と減衰回路Ｖ１の出力端に接続された制限
増幅器段Ｂ２とを加えることにより実質的に改善される
。増幅器段Ｂ２は利得Ｇを有し、増幅器段Ｂ１は利得Ｇ
’／（Ｇ−１）を有する。増幅器段Ｂ１およびＢ２の出
力信号は復調回路ＣＩおよびＣ２でそれぞれ復調され、
これにより復調された信号は加算回路Ｓにおいて復調回
路り、−０６の復調信号に加えられる。これらの手段に
よれば大信号の場合の増幅器のレンジは約２０ｍＶから
約８００ｍＶまで増大した。また減衰回路は増幅器の雑
音動作に殆ど影響を及ぼさない。その理由は、増幅器段
Ａｌの入力端の雑音が、この雑音に対する６段利得のゆ
えに増幅器の雑音指数にはるかに大きく寄与し、上述し
た追加素子によって生ぜしめられる雑音は無視しろる為
である。
また増幅器の安定性も悪影響を受けない。その理由は、
各々が１２ｄＢの利得を有する増幅器段の個数は６個よ
りも多（なく、従って合計で７２ｄＢの増幅器段が縦続
接続配置されている為である。
各々が１２ｄＢの利得を有する増幅器段の個数は６個よ
りも多（なく、従って合計で７２ｄＢの増幅器段が縦続
接続配置されている為である。
第２図は本発明による対数増幅器の詳細回路図を示し、
この第２図で第１図と同じ符号は第１図と同じ意味を有
する。入力信号は２つのエミッタ結合トランジスタ３お
よび４のベース電極に接続された入力端子１および２間
に、大地に対し対称的に或いは非対称的に供給される。
この第２図で第１図と同じ符号は第１図と同じ意味を有
する。入力信号は２つのエミッタ結合トランジスタ３お
よび４のベース電極に接続された入力端子１および２間
に、大地に対し対称的に或いは非対称的に供給される。
また互いに結合されたこれらトランジスタのエミッタ電
極と大地との間に定電流源５が設けられている。トラン
ジスタ３および４のコレクタ電極は直列配置抵抗６．７
および８．９をそれぞれ経て正電源端子に接続されてい
る。これらのコレクタ電極は２つのエミッタ結合トラン
ジスタ１０および１１のベース電極にもそれぞれ接続さ
れており、これらトランジスタ１０および１１のコレク
タ電極は正電源端子に接続され、互いに結合されたこれ
らトランジスタ１０および１１のエミッタ電極は抵抗Ｒ
ＤＩを経てノードＰに接続されている。
極と大地との間に定電流源５が設けられている。トラン
ジスタ３および４のコレクタ電極は直列配置抵抗６．７
および８．９をそれぞれ経て正電源端子に接続されてい
る。これらのコレクタ電極は２つのエミッタ結合トラン
ジスタ１０および１１のベース電極にもそれぞれ接続さ
れており、これらトランジスタ１０および１１のコレク
タ電極は正電源端子に接続され、互いに結合されたこれ
らトランジスタ１０および１１のエミッタ電極は抵抗Ｒ
ＤＩを経てノードＰに接続されている。
素子３． ４． ５． ６． ７． ８および９は相俟
って、双曲線正接（ｔａｎｈ）伝達関数を有するものと
して知られている制限増幅器段Ａ１を構成する。トラン
ジスタ３および４のコレクタ電極間の出力電圧は素子１
０．１１およびＲＤＩより成る復調回路Ｄ１において全
波整流される。増幅器段Ａ１により増幅され復調回路り
、により復調さた信号は抵抗ＲＤＩを経てノードＰに供
給される。このノードＰはこのノードに接続された電流
源１７と相俟って加算回路を構成する。対数増幅器の出
力信号Ｖ Ｌｏ、はこのノードＰから取出される。
って、双曲線正接（ｔａｎｈ）伝達関数を有するものと
して知られている制限増幅器段Ａ１を構成する。トラン
ジスタ３および４のコレクタ電極間の出力電圧は素子１
０．１１およびＲＤＩより成る復調回路Ｄ１において全
波整流される。増幅器段Ａ１により増幅され復調回路り
、により復調さた信号は抵抗ＲＤＩを経てノードＰに供
給される。このノードＰはこのノードに接続された電流
源１７と相俟って加算回路を構成する。対数増幅器の出
力信号Ｖ Ｌｏ、はこのノードＰから取出される。
増幅器段Ａ１により利得Ｇで増幅された信号はコレクタ
抵抗６および７の相互接続点とコレクタ抵抗８および９
の相互接続点との間に生じ、この信号は復調回路Ｄ２を
有する第２の増幅器段Ａ２の入力端子に供給される。段
Ａ２１０□は段Ａｔ／ＤＩ と同じであり、従ってその
詳細な説明は省略する。増幅器段Ａ１およびＡ２は後続
の増幅器段Ａ３−八６と同様に縦続接続配置されている
。各復調回路Ｄ２〜Ｄ６はその出力信号を抵抗ＲＤ２〜
ＲＤ６をそれぞれ経てノードＰに供給する。増幅器段へ
６は分割されていないコレクタ抵抗を有する。その理由
は、この増幅器段Ａ６に後続する増幅器段がない為であ
る。入力端子１および２には、これら入力端子に正しい
バイアスを与えるために２つの抵抗１８および１９をそ
れぞれ経て基準電圧Ｖ ｒ ａ ｆの点を接続する。こ
れら抵抗１８および１９の代わりに、入力端子１および
２と例えば増幅器段Ａ６のコレクタ電極との間に直流負
帰還を与えることにより直流安定化を達成しうる。
抵抗６および７の相互接続点とコレクタ抵抗８および９
の相互接続点との間に生じ、この信号は復調回路Ｄ２を
有する第２の増幅器段Ａ２の入力端子に供給される。段
Ａ２１０□は段Ａｔ／ＤＩ と同じであり、従ってその
詳細な説明は省略する。増幅器段Ａ１およびＡ２は後続
の増幅器段Ａ３−八６と同様に縦続接続配置されている
。各復調回路Ｄ２〜Ｄ６はその出力信号を抵抗ＲＤ２〜
ＲＤ６をそれぞれ経てノードＰに供給する。増幅器段へ
６は分割されていないコレクタ抵抗を有する。その理由
は、この増幅器段Ａ６に後続する増幅器段がない為であ
る。入力端子１および２には、これら入力端子に正しい
バイアスを与えるために２つの抵抗１８および１９をそ
れぞれ経て基準電圧Ｖ ｒ ａ ｆの点を接続する。こ
れら抵抗１８および１９の代わりに、入力端子１および
２と例えば増幅器段Ａ６のコレクタ電極との間に直流負
帰還を与えることにより直流安定化を達成しうる。
復調回路Ｃ１およびＣ２をそれぞれ有する２つの増幅器
段Ｂ１およびＢ２は回路段Ａｔ／ＤＩ と同様に構成さ
れているも、これら増幅器段Ｂ１およびＢ２のコレクタ
抵抗は分割されていない。
段Ｂ１およびＢ２は回路段Ａｔ／ＤＩ と同様に構成さ
れているも、これら増幅器段Ｂ１およびＢ２のコレクタ
抵抗は分割されていない。
５つの抵抗１２．１３．１４．１５および１６の直列回
路は入力端子１および２間に接続されている。これらの
５つの抵抗は第１図の２つの減衰回路Ｖ１およびＶ２の
縦続接続回路として動作する。増幅器段Ｂ２の入力端子
は抵抗１２および１３の相互接続点と、抵抗１５および
１６の相互接続点との間に接続されている。増幅器段Ｂ
１の入力端子は抵抗１３および１４の相互接続点と抵抗
１４および１５の相互接続点との間に接続されている。
路は入力端子１および２間に接続されている。これらの
５つの抵抗は第１図の２つの減衰回路Ｖ１およびＶ２の
縦続接続回路として動作する。増幅器段Ｂ２の入力端子
は抵抗１２および１３の相互接続点と、抵抗１５および
１６の相互接続点との間に接続されている。増幅器段Ｂ
１の入力端子は抵抗１３および１４の相互接続点と抵抗
１４および１５の相互接続点との間に接続されている。
入力端子１および２から増幅器段Ｂ２の入力端子までの
減衰率は Ｒ１３＋ Ｒ１４＋ Ｒ１５ Ｒ１２＋ Ｒ１３＋Ｒ１４＋Ｒ１５＋ Ｒ１６であり、
増幅器段Ｂ２の入力端子から増幅器段Ｂ１の入力端子ま
での減衰率は Ｒ１３＋ Ｒ１４＋Ｒ１５ である。Ｒ１２＝ Ｒ１６＝１２００Ω、 Ｒ１３＝
Ｒ１５＝３００Ω、 Ｒ１４＝ ２００Ωとすると、上
記の２つの減衰率は となる。増幅器段の利得はコレクタ抵抗と増幅器段の共
通エミッタ導線中の電流源とによって、増幅器段Ａ１〜
Ａ５の各々がその入力端子と（縦続接続増幅器段の）次
の増幅器段の入力端子との間で正しい利得Ｇを有するよ
うに決定され、この利得は２つの減衰回路の減衰率に対
応する（従って本例ではＧ＝４である）。ノードＰに信
号を得るためのすべての増幅器段およびそれらの復調回
路の利得は回路段８１／Ｃ＋ を除いて互いに等しく（
シかし必ずしもＧに等しくする必要はない）、回路段Ｂ
ｌ／Ｃｌのこれら信号に対する利得は倍にする。これ
は例えば、増幅器段Ｂ１のエミッタ電流或いはコレクタ
抵抗を大きな値にするか又は抵抗ＲＣＩを低い値にする
ことにより達成しうる。
減衰率は Ｒ１３＋ Ｒ１４＋ Ｒ１５ Ｒ１２＋ Ｒ１３＋Ｒ１４＋Ｒ１５＋ Ｒ１６であり、
増幅器段Ｂ２の入力端子から増幅器段Ｂ１の入力端子ま
での減衰率は Ｒ１３＋ Ｒ１４＋Ｒ１５ である。Ｒ１２＝ Ｒ１６＝１２００Ω、 Ｒ１３＝
Ｒ１５＝３００Ω、 Ｒ１４＝ ２００Ωとすると、上
記の２つの減衰率は となる。増幅器段の利得はコレクタ抵抗と増幅器段の共
通エミッタ導線中の電流源とによって、増幅器段Ａ１〜
Ａ５の各々がその入力端子と（縦続接続増幅器段の）次
の増幅器段の入力端子との間で正しい利得Ｇを有するよ
うに決定され、この利得は２つの減衰回路の減衰率に対
応する（従って本例ではＧ＝４である）。ノードＰに信
号を得るためのすべての増幅器段およびそれらの復調回
路の利得は回路段８１／Ｃ＋ を除いて互いに等しく（
シかし必ずしもＧに等しくする必要はない）、回路段Ｂ
ｌ／Ｃｌのこれら信号に対する利得は倍にする。これ
は例えば、増幅器段Ｂ１のエミッタ電流或いはコレクタ
抵抗を大きな値にするか又は抵抗ＲＣＩを低い値にする
ことにより達成しうる。
例示として第３図に対数増幅器のＶ ［ｎに対するいく
つかの伝達特性曲線Ｖ Ｌ ｏ ｑを示す。これらのす
べての特性曲線に対し、増幅器段はｔａｎｈ伝達関数、
Ｇ＝４の利得および約２０ｈ＋Ｖの制限出力レベルを有
する。
つかの伝達特性曲線Ｖ Ｌ ｏ ｑを示す。これらのす
べての特性曲線に対し、増幅器段はｔａｎｈ伝達関数、
Ｇ＝４の利得および約２０ｈ＋Ｖの制限出力レベルを有
する。
特性曲線Ｉは４つの増幅器段の縦続接続回路を有する対
数増幅器に対するものであり、特性曲線■は６つの増幅
器段の縦続接続回路に対するものであり、特性曲線■は
８つの増幅器段の縦続接続回路に対するもである。Ｖ、
ｈ＞約２０ｍＶでの対数伝達関数は問題外であること明
らかである。
数増幅器に対するものであり、特性曲線■は６つの増幅
器段の縦続接続回路に対するものであり、特性曲線■は
８つの増幅器段の縦続接続回路に対するもである。Ｖ、
ｈ＞約２０ｍＶでの対数伝達関数は問題外であること明
らかである。
特性曲線■は、６つの増幅器段の縦続接続回路と、減衰
回路を介して入力端子に結合された２つの追加の増幅器
段とを有し、増幅器段／復調回路のすべての役が加算回
路に供給される信号に対して同じ利得Ｇ＝４を存するよ
うにした対数増幅器に対するものである。また特性曲線
Ｖは特性曲線■を得るのと同じ対数増幅器に対するもで
あるが、回路段８１／Ｃ，の利得を４／３ ＝Ｇ／（Ｇ
−１）倍にした場合の対数増幅器に対するものである。
回路を介して入力端子に結合された２つの追加の増幅器
段とを有し、増幅器段／復調回路のすべての役が加算回
路に供給される信号に対して同じ利得Ｇ＝４を存するよ
うにした対数増幅器に対するものである。また特性曲線
Ｖは特性曲線■を得るのと同じ対数増幅器に対するもで
あるが、回路段８１／Ｃ，の利得を４／３ ＝Ｇ／（Ｇ
−１）倍にした場合の対数増幅器に対するものである。
入力信号の増大に応答して制限を行う最後の増幅器段の
利得を高くすることによる対数変化の改善は、入力信号
に対し減衰回路を用いない対数増幅器にも用いることが
できることに注意すべきである。
利得を高くすることによる対数変化の改善は、入力信号
に対し減衰回路を用いない対数増幅器にも用いることが
できることに注意すべきである。
第１図は、本発明による対数増幅器の一実施例を示すブ
ロック線図、 第２図は、本発明による対数増幅器の詳細回路の例を示
す線図、 第３図は、本発明による対数増幅器の動作を明瞭にする
ための特性曲線を示す線図である。 ＡＩ−Ａ６，８１．８２・・・制限増幅器段重〜０６．
Ｃ，、ｃ２・・・復調回路Ｓ・・・加算回路 Ｖｌ、 Ｖ２・・・減衰回路 １．２・・・入力α）Ｍ子 ５・・・定電流源 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン
ロック線図、 第２図は、本発明による対数増幅器の詳細回路の例を示
す線図、 第３図は、本発明による対数増幅器の動作を明瞭にする
ための特性曲線を示す線図である。 ＡＩ−Ａ６，８１．８２・・・制限増幅器段重〜０６．
Ｃ，、ｃ２・・・復調回路Ｓ・・・加算回路 Ｖｌ、 Ｖ２・・・減衰回路 １．２・・・入力α）Ｍ子 ５・・・定電流源 特許出願人 エヌ・ベー・フィリップス・フルーイ
ランペンファブリケン
Claims (1)
- 【特許請求の範囲】 １、対数増幅器の入力端子に供給さる入力信号の増大に
応答して順次に制限作用を行う複数個の制限増幅器段を
有する当該対数増幅器であって、前記の制限増幅器段の
信号出力端は加算回路に結合され、この加算回路が入力
信号の関数としてほぼ対数的に変化する出力信号を生じ
るようになっている対数増幅器において、入力信号の増
大に応答して制限作用を行う最後の増幅器段が、他の増
幅器段が前記の加算回路に信号を供給する利得よりも１
ｄＢ以上高い利得で前記の加算回路に信号を供給するよ
うになっていることを特徴とする対数増幅器。 ２、請求項１に記載の対数増幅器であって、制限作用を
順次に行う２つの増幅器段の入力端間の利得をＧとした
対数増幅器において、入力信号の増大に応答して制限作
用を行う最後の増幅器段が、他の増幅器段が前記の加算
回路に信号を供給する利得のほぼＧ／Ｇ−１倍の利得で
前記の加算回路に信号を供給するようになっていること
を特徴とする対数増幅器。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800510A NL8800510A (nl) | 1988-02-29 | 1988-02-29 | Schakeling voor het lineair versterken en demoduleren van een am-gemoduleerd signaal en geintegreerd halfgeleiderelement daarvoor. |
| NL8800510 | 1988-02-29 | ||
| NL8800511 | 1988-02-29 | ||
| NL8800511 | 1988-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01253307A true JPH01253307A (ja) | 1989-10-09 |
| JPH0738554B2 JPH0738554B2 (ja) | 1995-04-26 |
Family
ID=26646354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043371A Expired - Lifetime JPH0738554B2 (ja) | 1988-02-29 | 1989-02-27 | 対数増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5049829A (ja) |
| EP (1) | EP0331246B1 (ja) |
| JP (1) | JPH0738554B2 (ja) |
| DE (1) | DE68912363T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2241806B (en) * | 1990-03-09 | 1993-09-29 | Plessey Co Ltd | Improvements in true logarithmic amplifiers |
| JP2687713B2 (ja) * | 1990-10-30 | 1997-12-08 | 日本電気株式会社 | 対数増幅回路 |
| JP2995886B2 (ja) * | 1991-02-28 | 1999-12-27 | 日本電気株式会社 | 対数増幅回路 |
| US5298811A (en) * | 1992-08-03 | 1994-03-29 | Analog Devices, Inc. | Synchronous logarithmic amplifier |
| US5296761A (en) * | 1992-11-23 | 1994-03-22 | North American Philips Corporation | Temperature-compensated logarithmic detector having a wide dynamic range |
| US5489868A (en) * | 1994-10-04 | 1996-02-06 | Analog Devices, Inc. | Detector cell for logarithmic amplifiers |
| CA2386851A1 (en) * | 2001-07-10 | 2003-01-10 | Robert J. Davies | Logarithmic amplifier |
| DE10319637A1 (de) * | 2003-05-02 | 2004-12-02 | Deutsche Telekom Ag | Analoge Schaltungsanordnung zur Erzeugung elliptischer Funktionen |
| WO2008143895A2 (en) * | 2007-05-14 | 2008-11-27 | Hittite Microwave Corporation | Rf detector with crest factor measurement |
| US8614603B1 (en) | 2010-06-09 | 2013-12-24 | Rockwell Collins, Inc. | Auto leveling receiver |
| TW201636625A (zh) | 2014-12-22 | 2016-10-16 | 美高森美股份有限公司 | 對數線性功率偵測器 |
| US10608600B2 (en) | 2015-12-23 | 2020-03-31 | Analog Devices, Inc | Adaptable receiver amplifier |
| WO2020155128A1 (zh) * | 2019-02-01 | 2020-08-06 | 华为技术有限公司 | 一种对数放大器 |
| TWI716817B (zh) | 2019-02-19 | 2021-01-21 | 立積電子股份有限公司 | 其電晶體都是雙極性接面型電晶體的功率偵測器 |
| CN110266282B (zh) * | 2019-05-31 | 2022-05-06 | 中国电子科技集团公司第二十四研究所 | 一种可变增益的双极性脉冲放大器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3605027A (en) * | 1969-02-19 | 1971-09-14 | Us Navy | Amplifier |
| US3757136A (en) * | 1971-12-20 | 1973-09-04 | Us Army | Direct coupled logarithmic video amplifier |
| US3991301A (en) * | 1975-05-29 | 1976-11-09 | Westinghouse Electric Corporation | Logarithmic frequency to voltage converter |
| DE2606270C3 (de) * | 1976-02-17 | 1978-11-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Mehrstufige Begrenzerverstärkerschaltung |
| EP0060662B1 (en) * | 1981-03-06 | 1989-03-08 | United Kingdom Atomic Energy Authority | Logarithmic amplifiers |
| GB2158310A (en) * | 1984-04-30 | 1985-11-06 | Philips Electronic Associated | A receiver for amplitude modulated signals |
| US4716316A (en) * | 1985-02-04 | 1987-12-29 | Varian Associates, Inc. | Full wave, self-detecting differential logarithmic rf amplifier |
| US4758793A (en) * | 1987-02-10 | 1988-07-19 | Raytheon Company | Detector log video amplifier |
-
1989
- 1989-02-22 EP EP89200447A patent/EP0331246B1/en not_active Expired - Lifetime
- 1989-02-22 DE DE68912363T patent/DE68912363T2/de not_active Expired - Fee Related
- 1989-02-27 JP JP1043371A patent/JPH0738554B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-09 US US07/614,042 patent/US5049829A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE68912363T2 (de) | 1994-07-28 |
| DE68912363D1 (de) | 1994-03-03 |
| JPH0738554B2 (ja) | 1995-04-26 |
| US5049829A (en) | 1991-09-17 |
| EP0331246A1 (en) | 1989-09-06 |
| EP0331246B1 (en) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01253307A (ja) | 対数増幅器 | |
| US4390848A (en) | Linear transconductance amplifier | |
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| EP1030442B1 (en) | Variable-gain multistage amplifier with broad bandwidth and reduced phase variations | |
| CA2062010C (en) | Logarithmic amplification circuit | |
| US4471324A (en) | All NPN variably controlled amplifier | |
| US5256984A (en) | Amplifier for controlling linear gain of wide band using external bias | |
| EP0879483A1 (en) | Temperature compensated logarithmic detector | |
| US5041797A (en) | Micro-power gain lattice | |
| JPS6215909A (ja) | 光受信回路 | |
| US3962650A (en) | Integrated circuit amplifier having controlled gain and stable quiescent output voltage level | |
| US20030030479A1 (en) | Logarithmic amplifier | |
| US5113149A (en) | Variable gain amplifier | |
| US4434380A (en) | Compensation for VCA OP amp errors | |
| US5426461A (en) | Image pickup signal processing apparatus for performing nonlinear processing | |
| JPS631768B2 (ja) | ||
| CN1098560C (zh) | 具有对数变换功能的电路配置 | |
| US4661780A (en) | Differential stage particularly for active filters | |
| JP3093687B2 (ja) | 利得可変増幅回路 | |
| JPS6218843A (ja) | ビ−ト検出機能と電界検出機能を有する中間周波増幅回路 | |
| US6037838A (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
| JP2734564B2 (ja) | 対数変換回路 | |
| JPH02142211A (ja) | 利得可変増幅器 | |
| JPH01264087A (ja) | 色温度検出回路 | |
| JPH07202607A (ja) | 信号強度検出回路 |