JPH07202607A - 信号強度検出回路 - Google Patents
信号強度検出回路Info
- Publication number
- JPH07202607A JPH07202607A JP5338489A JP33848993A JPH07202607A JP H07202607 A JPH07202607 A JP H07202607A JP 5338489 A JP5338489 A JP 5338489A JP 33848993 A JP33848993 A JP 33848993A JP H07202607 A JPH07202607 A JP H07202607A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- positive
- phase output
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 20
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】信号強度検出回路の出力電流対入力信号電圧特
性が、弱入力時、理想特性からずれ始める入力信号電圧
を下げるための回路を少ない素子数・少ない回路電流で
実現する。 【構成】信号強度検出回路を構成する多段増幅回路の最
終段１０１において、差動増幅器負荷抵抗７，８を電源
端子３とトランジスタ５のコレクタの間に接続し、差動
増幅器負荷抵抗９，１０を電源端子３とトランジスタ６
のコレクタの間に接続する。抵抗７，８の接続点と抵抗
９，１０の接続点は、各々トランジスタ１２，１３のエ
ミッタホロワを介して逆相出力端子２２と正相出力端子
２１とし、整流回路２００のうちの１つに接続する。ト
ランジスタ５，６のコレクタは、各々トランジスタ１
７，１８のエミッタホロワを介して逆相出力端子２４と
正相出力端子２３とし、整流回路２００のうちの１つに
接続する。
性が、弱入力時、理想特性からずれ始める入力信号電圧
を下げるための回路を少ない素子数・少ない回路電流で
実現する。 【構成】信号強度検出回路を構成する多段増幅回路の最
終段１０１において、差動増幅器負荷抵抗７，８を電源
端子３とトランジスタ５のコレクタの間に接続し、差動
増幅器負荷抵抗９，１０を電源端子３とトランジスタ６
のコレクタの間に接続する。抵抗７，８の接続点と抵抗
９，１０の接続点は、各々トランジスタ１２，１３のエ
ミッタホロワを介して逆相出力端子２２と正相出力端子
２１とし、整流回路２００のうちの１つに接続する。ト
ランジスタ５，６のコレクタは、各々トランジスタ１
７，１８のエミッタホロワを介して逆相出力端子２４と
正相出力端子２３とし、整流回路２００のうちの１つに
接続する。
Description
【０００１】
【産業上の利用分野】本発明は信号強度検出回路に関
し、特に多段接続した増幅器により逐次増幅された信号
を整流して加算し、入力信号電圧を対数変換した出力電
流を得る信号強度検出回路に関する。
し、特に多段接続した増幅器により逐次増幅された信号
を整流して加算し、入力信号電圧を対数変換した出力電
流を得る信号強度検出回路に関する。
【０００２】
【従来の技術】図２に、従来の信号強度検出回路のブロ
ック図を示す。図２において、正相及び逆相の入力端
子，正相及び逆相の出力端子をそれぞれ有し、電圧利得
を互いに等しくした複数（ここでは３個）の増幅回路１
００を直列接続する。ある段の正相出力端子は、次段の
増幅回路の正相入力端子へ、その逆相出力端子は次段の
増幅回路の逆相入力端子へそれぞれ接続する。また、増
幅回路１００の各段の正相出力端子、逆相出力端子に出
力された信号は、整流回路２００にもそれぞれ入力さ
れ、入力信号電圧ＶＩＮの対数値に対応した電流ＩＯＵ
Ｔに変換されて電流出力端子に出力される。整流回路２
００の各段よりの出力電流は、加算器４５０で加算され
て、出力端子３０２に取出される。増幅回路１００の初
段の正相入力端子・逆相入力端子を、この信号強度検出
回路全体の入力端子３００とする。この従来例では、増
幅回路１００，整流回路２００とも３段としたが、この
段数に特に制限は無い。
ック図を示す。図２において、正相及び逆相の入力端
子，正相及び逆相の出力端子をそれぞれ有し、電圧利得
を互いに等しくした複数（ここでは３個）の増幅回路１
００を直列接続する。ある段の正相出力端子は、次段の
増幅回路の正相入力端子へ、その逆相出力端子は次段の
増幅回路の逆相入力端子へそれぞれ接続する。また、増
幅回路１００の各段の正相出力端子、逆相出力端子に出
力された信号は、整流回路２００にもそれぞれ入力さ
れ、入力信号電圧ＶＩＮの対数値に対応した電流ＩＯＵ
Ｔに変換されて電流出力端子に出力される。整流回路２
００の各段よりの出力電流は、加算器４５０で加算され
て、出力端子３０２に取出される。増幅回路１００の初
段の正相入力端子・逆相入力端子を、この信号強度検出
回路全体の入力端子３００とする。この従来例では、増
幅回路１００，整流回路２００とも３段としたが、この
段数に特に制限は無い。
【０００３】図３は、図２に示した増幅回路１００の一
例の回路図である。図３において、正相入力端子１，逆
相入力端子２をトランジスタ５，６のベースに入力し、
トランジスタ５，６のエミッタ接続点に定電流源１１を
接続し、差動増幅器２５を構成する。差動増幅器２５の
負荷としてトランジスタ５，６のコレクタと正電源端子
３との間に抵抗７，９がそれぞれつながり、トランジス
タ５，６のコレクタはエミッタホロワのトランジスタ１
２，１３のベースにそれぞれ接続し、トランジスタ１
２，１３のエミッタを正相出力端子２１，逆相出力端子
２２として電流源１４，１５を接続し、この正相出力端
子２１，逆相出力端子２２は、さらに図２の整流回路２
００に接続する。
例の回路図である。図３において、正相入力端子１，逆
相入力端子２をトランジスタ５，６のベースに入力し、
トランジスタ５，６のエミッタ接続点に定電流源１１を
接続し、差動増幅器２５を構成する。差動増幅器２５の
負荷としてトランジスタ５，６のコレクタと正電源端子
３との間に抵抗７，９がそれぞれつながり、トランジス
タ５，６のコレクタはエミッタホロワのトランジスタ１
２，１３のベースにそれぞれ接続し、トランジスタ１
２，１３のエミッタを正相出力端子２１，逆相出力端子
２２として電流源１４，１５を接続し、この正相出力端
子２１，逆相出力端子２２は、さらに図２の整流回路２
００に接続する。
【０００４】図４にこの信号強度検出回路により得られ
る出力端子３００の出力電流（ＩＯＵＴとする）と入力
端子３００の入力信号電圧（ＶＩＮとする）との特性
（以下ＩＯＵＴ−ＶＩＮ特性と称す）を示す。図４にお
いて、横軸は入力信号電圧ＶＩＮの対数〔ＬＯＧ〕をと
った値であり、縦軸は出力電流ＩＯＵＴであり、リニア
（Ｌｉｎｅａｒ）スケールである。整流回路２００は、
入力された信号電圧を対数変換した電流を出力するので
このスケールにおいてＩＯＵＴ−ＶＩＮ特性は直線とな
る。その理想特性を破線の特性４０１として示す。
る出力端子３００の出力電流（ＩＯＵＴとする）と入力
端子３００の入力信号電圧（ＶＩＮとする）との特性
（以下ＩＯＵＴ−ＶＩＮ特性と称す）を示す。図４にお
いて、横軸は入力信号電圧ＶＩＮの対数〔ＬＯＧ〕をと
った値であり、縦軸は出力電流ＩＯＵＴであり、リニア
（Ｌｉｎｅａｒ）スケールである。整流回路２００は、
入力された信号電圧を対数変換した電流を出力するので
このスケールにおいてＩＯＵＴ−ＶＩＮ特性は直線とな
る。その理想特性を破線の特性４０１として示す。
【０００５】実際の信号強度検出回路は、入力信号電圧
ＶＩＮの弱入力時に、理想特性４０１からずれを生じ、
実線で示した実特性４００のような特性となる。この実
特性４００が、理想特性４０１からずれ始める入力電圧
レベルをＶ１とする。このレベルＶ１は多段接続した増
幅回路１００の利得の合計（総合利得）によって決ま
り、総合利得が大きいほど、弱入力の入力信号電圧ＶＩ
Ｎの増幅および整流回路３００での整流動作が行なえる
ため、Ｖ１を下げることができ、より低い入力信号電圧
ＶＩＮまで実特性４００を理想特性４０１に一致させる
ことができる。
ＶＩＮの弱入力時に、理想特性４０１からずれを生じ、
実線で示した実特性４００のような特性となる。この実
特性４００が、理想特性４０１からずれ始める入力電圧
レベルをＶ１とする。このレベルＶ１は多段接続した増
幅回路１００の利得の合計（総合利得）によって決ま
り、総合利得が大きいほど、弱入力の入力信号電圧ＶＩ
Ｎの増幅および整流回路３００での整流動作が行なえる
ため、Ｖ１を下げることができ、より低い入力信号電圧
ＶＩＮまで実特性４００を理想特性４０１に一致させる
ことができる。
【０００６】従来このレベルＶ１を下げるための対策
は、図５に示すように増幅回路１００および整流回路２
００の段数を増やすことで行なっていた。４段の時のＩ
ＯＵＴ−ＶＩＮ特性を図４の実線４０２として示す。こ
の実特性４０２が理想特性４０１からずれ始める入力電
圧Ｖ２は、増幅回路１００の電圧利得を対数表示した値
だけＶ１から下がる。
は、図５に示すように増幅回路１００および整流回路２
００の段数を増やすことで行なっていた。４段の時のＩ
ＯＵＴ−ＶＩＮ特性を図４の実線４０２として示す。こ
の実特性４０２が理想特性４０１からずれ始める入力電
圧Ｖ２は、増幅回路１００の電圧利得を対数表示した値
だけＶ１から下がる。
【０００７】総合特性を上げる他の方法としては、増幅
回路１００，整流回路２００の追加は行なわずに増幅回
路１００の各段の電圧利得を上げるという方法もある
が、この構成では、レベルＶ１よりも大きい入力信号電
圧ＶＩＮにおけるＩＯＵＴ−ＶＩＮ特性に波打ちが生
じ、理想特性４０１のような直線的特性が得られなくな
ってしまうという欠点があり、理想特性に近いＩＯＵＴ
−ＶＩＮ特性が要求される場合には行なわれない。
回路１００，整流回路２００の追加は行なわずに増幅回
路１００の各段の電圧利得を上げるという方法もある
が、この構成では、レベルＶ１よりも大きい入力信号電
圧ＶＩＮにおけるＩＯＵＴ−ＶＩＮ特性に波打ちが生
じ、理想特性４０１のような直線的特性が得られなくな
ってしまうという欠点があり、理想特性に近いＩＯＵＴ
−ＶＩＮ特性が要求される場合には行なわれない。
【０００８】
【発明が解決しようとする課題】従来、この種の信号強
度検出回路においては、入力信号電圧が弱い時、出力電
圧対入力信号電圧特性が理想特性からずれ始める入力信
号電圧を下げるため、単に増幅回路と整流回路の追加を
行なっていたにすぎず、これでは素子数・回路電流とも
増えてしまうという問題点があった。
度検出回路においては、入力信号電圧が弱い時、出力電
圧対入力信号電圧特性が理想特性からずれ始める入力信
号電圧を下げるため、単に増幅回路と整流回路の追加を
行なっていたにすぎず、これでは素子数・回路電流とも
増えてしまうという問題点があった。
【０００９】
【課題を解決するための手段】本発明の構成は、正相，
逆相入力端子と正相，逆相出力端子とを備えた差動増幅
回路を多段接続し、前記各段の差動増幅回路の正相，逆
相出力端子を入力として対数変換した整流電流を出力す
る整流回路を含む信号強度検出回路において、前記多段
からなる増幅回路のうち最終段の増幅回路の正相，逆相
出力端子の他に、もう一つの正相，逆相出力端子を備
え、この正相，逆相出力端子を入力とし対数変換した整
流電流を出力する整流回路を設けたことを特徴とする。
逆相入力端子と正相，逆相出力端子とを備えた差動増幅
回路を多段接続し、前記各段の差動増幅回路の正相，逆
相出力端子を入力として対数変換した整流電流を出力す
る整流回路を含む信号強度検出回路において、前記多段
からなる増幅回路のうち最終段の増幅回路の正相，逆相
出力端子の他に、もう一つの正相，逆相出力端子を備
え、この正相，逆相出力端子を入力とし対数変換した整
流電流を出力する整流回路を設けたことを特徴とする。
【００１０】
【実施例】図１（ａ）は、本発明の一実施例の信号強度
検出回路を示すブロック図である。図１（ａ）におい
て、この実施例が、従来の技術で示した図５と相違する
点は最終段の増幅回路１０１が互いに異なった電圧特性
を有する正相出力端子２１，２３と逆相出力端子２２，
２４とを備えている点であり、その他の回路部分は図５
と共通しており、この交通部分の説明は省略する。
検出回路を示すブロック図である。図１（ａ）におい
て、この実施例が、従来の技術で示した図５と相違する
点は最終段の増幅回路１０１が互いに異なった電圧特性
を有する正相出力端子２１，２３と逆相出力端子２２，
２４とを備えている点であり、その他の回路部分は図５
と共通しており、この交通部分の説明は省略する。
【００１１】図１（ｂ）は、（ａ）に示した信号強度検
出回路の最終段の増幅回路１０１の一例を示す回路図で
ある。図１（ｂ）において、この回路は、正相入力端子
１，逆相入力端子２をトランジスタ５，６のベースにそ
れぞれ入力し、このトランジスタ５，６のエミッタに共
通の電流源１１を接続し、差動増幅器２５を構成する。
差動増幅器２５の負荷として、電源電圧端子３からそれ
ぞれ直列に抵抗７，８および９，１０を接続し、抵抗
７，８の接続点をトランジスタ１２と電流源１４より成
るエミッタホロワを介して逆相出力端子２２へ接続し、
抵抗９，１０の接続点を、トランジスタ１３と電流源１
５より成るエミッタホロワを介して、正相出力端子２１
へ接続し、抵抗８とトランジスタ５のコレクタの接続点
を、トランジスタ１７と電流源１９より成るエミッタホ
ロワを介して、逆相出力端子２４へ接続し、抵抗１０と
トランジスタ６の接続点をトランジスタ１８と電流源２
０より成るエミッタホロワを介して正相出力端子２３へ
接続し、正相出力端子２１と逆相出力端子２２，正相出
力端子２３と逆相出力端子２４は各々整流回路２００へ
接続する。
出回路の最終段の増幅回路１０１の一例を示す回路図で
ある。図１（ｂ）において、この回路は、正相入力端子
１，逆相入力端子２をトランジスタ５，６のベースにそ
れぞれ入力し、このトランジスタ５，６のエミッタに共
通の電流源１１を接続し、差動増幅器２５を構成する。
差動増幅器２５の負荷として、電源電圧端子３からそれ
ぞれ直列に抵抗７，８および９，１０を接続し、抵抗
７，８の接続点をトランジスタ１２と電流源１４より成
るエミッタホロワを介して逆相出力端子２２へ接続し、
抵抗９，１０の接続点を、トランジスタ１３と電流源１
５より成るエミッタホロワを介して、正相出力端子２１
へ接続し、抵抗８とトランジスタ５のコレクタの接続点
を、トランジスタ１７と電流源１９より成るエミッタホ
ロワを介して、逆相出力端子２４へ接続し、抵抗１０と
トランジスタ６の接続点をトランジスタ１８と電流源２
０より成るエミッタホロワを介して正相出力端子２３へ
接続し、正相出力端子２１と逆相出力端子２２，正相出
力端子２３と逆相出力端子２４は各々整流回路２００へ
接続する。
【００１２】従来の技術で示した図３の増幅回路１００
との差異は、差動増幅器２５の負荷抵抗８，１０のエミ
ッタホロワのトランジスタ１７，１８，電流源１９，２
０，正相出力端子２３，逆相出力端子２４，これに接続
された整流回路２００を追加したことである。その他
は、従来の技術で示した増幅回路１００と同じである。
との差異は、差動増幅器２５の負荷抵抗８，１０のエミ
ッタホロワのトランジスタ１７，１８，電流源１９，２
０，正相出力端子２３，逆相出力端子２４，これに接続
された整流回路２００を追加したことである。その他
は、従来の技術で示した増幅回路１００と同じである。
【００１３】次に、この実施例の動作を説明する。ここ
で、電流源１１の電流値が、従来例の増幅回路１００と
同じなので差動増幅器２５の相互コンダクタンスｇｍも
同じになる。さらに、差動増幅器２５の負荷抵抗７，９
も従来例の増幅回路と同じ値なので、入力端子３００か
ら最終段の増幅回路１０１の正相出力端子２１，逆相出
力端子２２までの総合利得は図２に示した従来例と同じ
になる。一方、正相出力端子２３，逆相出力端子２４ま
での総合利得は、追加された差動増幅器２５の負荷抵抗
８，１０により、図２に示した従来例よりも高くなり、
この負荷抵抗８，１０の値を調整することにより、図４
のＩＯＵＴ−ＶＩＮ特性４００が理想特性４０１からず
れ始める入力信号電圧Ｖ１を下げることができる。
で、電流源１１の電流値が、従来例の増幅回路１００と
同じなので差動増幅器２５の相互コンダクタンスｇｍも
同じになる。さらに、差動増幅器２５の負荷抵抗７，９
も従来例の増幅回路と同じ値なので、入力端子３００か
ら最終段の増幅回路１０１の正相出力端子２１，逆相出
力端子２２までの総合利得は図２に示した従来例と同じ
になる。一方、正相出力端子２３，逆相出力端子２４ま
での総合利得は、追加された差動増幅器２５の負荷抵抗
８，１０により、図２に示した従来例よりも高くなり、
この負荷抵抗８，１０の値を調整することにより、図４
のＩＯＵＴ−ＶＩＮ特性４００が理想特性４０１からず
れ始める入力信号電圧Ｖ１を下げることができる。
【００１４】次に、回路シミュレーションによる効果確
認の結果を述べる。従来の図２及び図３の回路構成にお
いて、増幅回路１００各段の電圧利得が９．２ｄＢであ
った場合、図４に示したＩＯＵＴ−ＶＩＮ特性が理想特
性４０１からずれはじめる入力電圧レベルＶ１は１１．
２μＶｒｍｓであった。次に、本実施例のように、最終
段の増幅回路１０１を図１（ｂ）の回路構成とし、最終
段の入力から正相出力端子２１，逆相出力端子２２まで
の電圧利得は前段と同じ９．２ｄＢとし、最終段の入力
から正相出力端子２３，逆相出力端子２４までの電圧利
得を１６ｄＢに設定した場合、ＩＯＵＴ−ＶＩＮ特性が
理想特性４０１からずれ始める入力電圧レベルＶ２は、
８．９μＶｒｍｓであり、約２ｄＢの改善となった。
認の結果を述べる。従来の図２及び図３の回路構成にお
いて、増幅回路１００各段の電圧利得が９．２ｄＢであ
った場合、図４に示したＩＯＵＴ−ＶＩＮ特性が理想特
性４０１からずれはじめる入力電圧レベルＶ１は１１．
２μＶｒｍｓであった。次に、本実施例のように、最終
段の増幅回路１０１を図１（ｂ）の回路構成とし、最終
段の入力から正相出力端子２１，逆相出力端子２２まで
の電圧利得は前段と同じ９．２ｄＢとし、最終段の入力
から正相出力端子２３，逆相出力端子２４までの電圧利
得を１６ｄＢに設定した場合、ＩＯＵＴ−ＶＩＮ特性が
理想特性４０１からずれ始める入力電圧レベルＶ２は、
８．９μＶｒｍｓであり、約２ｄＢの改善となった。
【００１５】
【発明の効果】以上説明したように、本発明は、多段増
幅回路の最終段を、差動増幅器の直列接続した２組の負
荷抵抗各々からエミッタホロワを介して電圧を出力し、
その出力電圧各々を、別々の整流回路へ入力する構成と
したので、同じ構成の増幅回路をもう１段追加するより
も、少ない素子数・回路電流で、出力電流対入力信号電
圧特性が、弱入力時に理想特性からずれはじめる入力信
号レベルを下げることができる。
幅回路の最終段を、差動増幅器の直列接続した２組の負
荷抵抗各々からエミッタホロワを介して電圧を出力し、
その出力電圧各々を、別々の整流回路へ入力する構成と
したので、同じ構成の増幅回路をもう１段追加するより
も、少ない素子数・回路電流で、出力電流対入力信号電
圧特性が、弱入力時に理想特性からずれはじめる入力信
号レベルを下げることができる。
【図１】（ａ），（ｂ）はそれぞれ本発明の第１の実施
例のブロック図、その一部分の回路図である。
例のブロック図、その一部分の回路図である。
【図２】従来の第１の例の信号強度検出回路のブロック
図である。
図である。
【図３】従来の信号強度検出回路内の増幅回路の回路図
である。
である。
【図４】信号強度検出回路の出力電圧対入力信号特性を
示す特性図である。
示す特性図である。
【図５】従来の第２の例の信号強度検出回路のブロック
図である。
図である。
１ 正相入力端子 ２ 逆相入力端子 ３ 正電源端子 ４ 負電源端子 ５，６，１２，１３，１７，１８ ＮＰＮトランジス
タ ７，８，９，１０ 抵抗 １１，１４，１５，１９，２０ 電流源 ２１，２３ 正相出力端子 ２２，２４ 逆相出力端子 ２５ 差動増幅器 １００，１０１ 増幅回路 ２００ 整流回路 ３００ 入力端子 ３０２ 電流出力端子 ４００，４０２ 出力電流対入力信号電圧の実特性 ４０１ 理想特性
タ ７，８，９，１０ 抵抗 １１，１４，１５，１９，２０ 電流源 ２１，２３ 正相出力端子 ２２，２４ 逆相出力端子 ２５ 差動増幅器 １００，１０１ 増幅回路 ２００ 整流回路 ３００ 入力端子 ３０２ 電流出力端子 ４００，４０２ 出力電流対入力信号電圧の実特性 ４０１ 理想特性
Claims (2)
- 【請求項１】 正相，逆相入力端子と正相，逆相出力端
子とを備えた差動増幅回路を多段接続し、前記各段の差
動増幅回路の正相，逆相出力端子を入力として対数変換
した整流電流を出力する整流回路を含む信号強度検出回
路において、前記多段からなる増幅回路のうち最終段の
増幅回路の正相，逆相出力端子の他に、もう一つの正
相，逆相出力端子を備え、この正相，逆相出力端子を入
力とし対数変換した整流電流を出力する整流回路を設け
たことを特徴とする信号強度検出回路。 - 【請求項２】 前記もう一つの正相，逆相出力端子は、
それぞれ差動増幅回路の出力にエミッタホロアを介して
接続された端子である請求項１記載の信号強度検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338489A JPH07202607A (ja) | 1993-12-28 | 1993-12-28 | 信号強度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338489A JPH07202607A (ja) | 1993-12-28 | 1993-12-28 | 信号強度検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202607A true JPH07202607A (ja) | 1995-08-04 |
Family
ID=18318641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5338489A Withdrawn JPH07202607A (ja) | 1993-12-28 | 1993-12-28 | 信号強度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104280603A (zh) * | 2013-07-09 | 2015-01-14 | 清华大学 | 功率检测电路 |
-
1993
- 1993-12-28 JP JP5338489A patent/JPH07202607A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104280603A (zh) * | 2013-07-09 | 2015-01-14 | 清华大学 | 功率检测电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
| CA2062010C (en) | Logarithmic amplification circuit | |
| JPH0884037A (ja) | 対数増幅回路 | |
| JP2002524899A (ja) | 線形及び複合ｓｉｎｈトランスコンダクタンス回路 | |
| JPH04217106A (ja) | Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器 | |
| JP2885281B2 (ja) | Ｄｃオフセットキャンセル回路及びそれを用いた差動増幅回路 | |
| US5717360A (en) | High speed variable gain amplifier | |
| JPH0738554B2 (ja) | 対数増幅器 | |
| US6480066B1 (en) | Amplifiers | |
| JPS61133713A (ja) | Ａｇｃ装置 | |
| JPH0936686A (ja) | 対数増幅回路 | |
| US20070241818A1 (en) | Class ab folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| JPH07202607A (ja) | 信号強度検出回路 | |
| JPH0884036A (ja) | 対数増幅回路 | |
| CN1249938C (zh) | 电场强度检测电路及限幅放大器 | |
| JPS631768B2 (ja) | ||
| JPH10247831A (ja) | 増幅回路 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPH0420524B2 (ja) | ||
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 | |
| GB2279788A (en) | Cascaded amplifier | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP2002280850A (ja) | 可変利得増幅回路 | |
| JP2001156564A (ja) | 可変利得増幅回路 | |
| JP2573279B2 (ja) | 電流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |