JPH01253345A - アラームインタフェース回路 - Google Patents
アラームインタフェース回路Info
- Publication number
- JPH01253345A JPH01253345A JP8066888A JP8066888A JPH01253345A JP H01253345 A JPH01253345 A JP H01253345A JP 8066888 A JP8066888 A JP 8066888A JP 8066888 A JP8066888 A JP 8066888A JP H01253345 A JPH01253345 A JP H01253345A
- Authority
- JP
- Japan
- Prior art keywords
- level
- ecl
- circuit
- voltage
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 230000005856 abnormality Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルデータ伝送に関し、特にＥＣＬ回路
を使用したデータ伝送回路に関する。
を使用したデータ伝送回路に関する。
従来、ディジタルデータ伝送回路のアラームインタフェ
ース回路は、ＥＣＬ論理回路は用いられず、ＴＴＬ論理
回路が用いられていた。
ース回路は、ＥＣＬ論理回路は用いられず、ＴＴＬ論理
回路が用いられていた。
一般に、アラームインタフェース回路としては、アラー
ム信号の伝送の他、次の様な動作が要求される。すなわ
ち、■送信部に異常があった場合、例えば送信部の電源
が断になった場合、アラームを発出すること、■伝送路
に異常があった場合、例えば伝送路が断になった場合、
アラームを発出すること。ところがＥＣＬ論理回路の場
合、回路構成の特性上、受信側において■の場合はＨレ
ベル、■の場合はＬレベルと判断し、そのままではアラ
ームインタフェース回路としては使えないため、従来は
、アラームインタフェース回路部分は■、■両場合とも
ＨレベルとなるＴｉ理理路路使用していた。しかし、他
の回路部分がすべてＥＣＬ論理回路を使用している場合
、アラームインタフェース回路部分のみＴＴＬ論理回路
を使用することは使用電源種類の増加を招く等の欠点が
ある。
ム信号の伝送の他、次の様な動作が要求される。すなわ
ち、■送信部に異常があった場合、例えば送信部の電源
が断になった場合、アラームを発出すること、■伝送路
に異常があった場合、例えば伝送路が断になった場合、
アラームを発出すること。ところがＥＣＬ論理回路の場
合、回路構成の特性上、受信側において■の場合はＨレ
ベル、■の場合はＬレベルと判断し、そのままではアラ
ームインタフェース回路としては使えないため、従来は
、アラームインタフェース回路部分は■、■両場合とも
ＨレベルとなるＴｉ理理路路使用していた。しかし、他
の回路部分がすべてＥＣＬ論理回路を使用している場合
、アラームインタフェース回路部分のみＴＴＬ論理回路
を使用することは使用電源種類の増加を招く等の欠点が
ある。
本発明は、ＥＣＬ論理回路を使用し信号の受渡しをＥＣ
Ｌ論理レベルで行なうアラームインタフェース回路にお
いて、送信部においては、アラーム発生時Ｈレベル、通
常時Ｌレベルを発出するＥＣＬ論理回路を有し、受信部
においては終端抵抗と前記送信部から送られてきた信号
なＥＣＬ・ Ｌレベル電圧と前記終端抵抗電源電圧と
の間のある値Ｖ□と比較し、受信信号がｖＴ８より高け
れば出力としてＥＣＬ Ｌレベル、ｖＴヨより低ければ
出力としてＦＣＬ Ｈレベルを発生する電圧比較回路と
、受信信号と電圧比較回路出力との論理和をとり、出力
する回路とを有している。
Ｌ論理レベルで行なうアラームインタフェース回路にお
いて、送信部においては、アラーム発生時Ｈレベル、通
常時Ｌレベルを発出するＥＣＬ論理回路を有し、受信部
においては終端抵抗と前記送信部から送られてきた信号
なＥＣＬ・ Ｌレベル電圧と前記終端抵抗電源電圧と
の間のある値Ｖ□と比較し、受信信号がｖＴ８より高け
れば出力としてＥＣＬ Ｌレベル、ｖＴヨより低ければ
出力としてＦＣＬ Ｈレベルを発生する電圧比較回路と
、受信信号と電圧比較回路出力との論理和をとり、出力
する回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
送信部においてはＥＣＬ論理回路１を介し、送信端子２
よりＥＣＬレベルでアラーム信号が伝送路３へ送出する
。信号極性はアラーム時Ｈレベル、通常時Ｌレベルとす
る。受信部では、この信号を受信端子４により受は取る
。出力端子８からの受信部出力は４への入力がＦＣＬ
Ｈレベルの時“Ｈ″′、Ｌレベルの時“Ｌ １１であ
る。ここで、送信部の電源が断になるという異常が発生
した場合を考える。この時、ＥＣＬ論理回路の特性上ｌ
の出力はＨレベルとなり、受信部ではアラーム有と判断
される。次に、伝送路３が切断された場合を考える。こ
の時、ＥＣＬ論理回路の特性上、受信端子４の電圧は終
端抵抗電源電圧ｌＯとほぼ同電位となる。この電位は、
ＥＣＬ Ｌレベルよりかなり低い値である。ここで５の
基準電圧を例えば、ＥＣＬ Ｌレベルと、１０の電位の
中間に設定しておくと電圧比較回路６が入力電位の低下
を検知し“Ｈ″を出力し、受信部出力はＥＣＬ Ｈレベ
ルとなりアラーム有と判断できる。
よりＥＣＬレベルでアラーム信号が伝送路３へ送出する
。信号極性はアラーム時Ｈレベル、通常時Ｌレベルとす
る。受信部では、この信号を受信端子４により受は取る
。出力端子８からの受信部出力は４への入力がＦＣＬ
Ｈレベルの時“Ｈ″′、Ｌレベルの時“Ｌ １１であ
る。ここで、送信部の電源が断になるという異常が発生
した場合を考える。この時、ＥＣＬ論理回路の特性上ｌ
の出力はＨレベルとなり、受信部ではアラーム有と判断
される。次に、伝送路３が切断された場合を考える。こ
の時、ＥＣＬ論理回路の特性上、受信端子４の電圧は終
端抵抗電源電圧ｌＯとほぼ同電位となる。この電位は、
ＥＣＬ Ｌレベルよりかなり低い値である。ここで５の
基準電圧を例えば、ＥＣＬ Ｌレベルと、１０の電位の
中間に設定しておくと電圧比較回路６が入力電位の低下
を検知し“Ｈ″を出力し、受信部出力はＥＣＬ Ｈレベ
ルとなりアラーム有と判断できる。
以上説明したように本発明は、受信部入力端子における
ＥＣＬ Ｌレベル、Ｈレベル、終端抵抗電源電圧レベル
の３値を判別することにより、ＥＣＬ論理レベルでのア
ラームインタフェース回路を構成できる効果がある。
ＥＣＬ Ｌレベル、Ｈレベル、終端抵抗電源電圧レベル
の３値を判別することにより、ＥＣＬ論理レベルでのア
ラームインタフェース回路を構成できる効果がある。
第１図は本発明の一実施例のブロック図である。
１・・・・・・送信部ＥＣＬ論理回路、２・・・・・・
送信端子、３・・・・・・伝送路、４・・・・・・受信
端子、５・・・・・・基準電圧発生回路、６・・・・・
・電圧比較回路、７・・・・・・ＥＣＬ論理和回路、８
・・・・・・受信部出力端子、９・・・・・・終端抵抗
、１０・・・・・・終端抵抗電源電圧。 代理人 弁理士 内 原 晋 Ｍ１回
送信端子、３・・・・・・伝送路、４・・・・・・受信
端子、５・・・・・・基準電圧発生回路、６・・・・・
・電圧比較回路、７・・・・・・ＥＣＬ論理和回路、８
・・・・・・受信部出力端子、９・・・・・・終端抵抗
、１０・・・・・・終端抵抗電源電圧。 代理人 弁理士 内 原 晋 Ｍ１回
Claims (1)
- ＥＣＬ論理回路を使用し、信号の受渡しをＥＣＬ論理レ
ベルで行なうアラームインタフェース回路において、送
信部はアラーム発生時Ｈレベル、通常時Ｌレベルを発生
するＥＣＬ論理回路を有し、受信部は終端抵抗と前記送
信部から送られてきた信号をＥＣＬのＬレベル電圧と前
記終端抵抗を電源電圧との間のある値Ｖ＿Ｔ＿Ｈと比較
し、前記受信信号がＶ＿Ｔ＿Ｈより高ければ出力として
ＥＣＬＬレベル、Ｖ＿Ｔ＿Ｈより低ければ出力としてＥ
ＣＬのＨレベルを発生する電圧比較回路と、前記受信信
号と前記電圧比較回路出力との論理和をとり出力する回
路とを有するアラームインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8066888A JPH01253345A (ja) | 1988-03-31 | 1988-03-31 | アラームインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8066888A JPH01253345A (ja) | 1988-03-31 | 1988-03-31 | アラームインタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01253345A true JPH01253345A (ja) | 1989-10-09 |
Family
ID=13724740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8066888A Pending JPH01253345A (ja) | 1988-03-31 | 1988-03-31 | アラームインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01253345A (ja) |
-
1988
- 1988-03-31 JP JP8066888A patent/JPH01253345A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327465A (en) | Method and apparatus for squelch circuit in network communication | |
| US5287386A (en) | Differential driver/receiver circuit | |
| US6650149B1 (en) | Latched active fail-safe circuit for protecting a differential receiver | |
| US5903565A (en) | Serial bus system using bitwise arbitration for independently communicating with and controlling individual bus systems | |
| US6288577B1 (en) | Active fail-safe detect circuit for differential receiver | |
| US5761463A (en) | Method and apparatus for logic network interfacing with automatic receiver node and transmit node selection capability | |
| JPH029493B2 (ja) | ||
| US5587824A (en) | Open collector communications link | |
| CA2069658C (en) | Active intelligent termination | |
| US5317597A (en) | Resistance coupled data transmission arrangement | |
| US5436887A (en) | Digital full-duplex transceiver | |
| US4167727A (en) | Logic circuits incorporating a dual function input | |
| CA1241084A (en) | Bidirectional bus arrangement for a digital communication system | |
| US5331672A (en) | Automatic detector and selector of RS-232 or V.35 interface | |
| US6690196B1 (en) | Simultaneous bi-directional I/O system | |
| US7130274B2 (en) | Method for detecting connection polarity of network transmission lines and associated detection circuit | |
| EP0951680B1 (en) | Improved asymmetric current mode driver for differential transmission lines | |
| EP0114320A2 (en) | Voltage offset producing circuit for use with a line receiver or the like | |
| EP0116603A4 (en) | APPARATUS FOR TRANSMITTING AND RECEIVING DIGITAL SIGNALS. | |
| JPH01253345A (ja) | アラームインタフェース回路 | |
| JP3130915B2 (ja) | データ伝送装置 | |
| US4785467A (en) | Transmission system employing high impedance detection for carrier detection | |
| JP3036991B2 (ja) | 平衡伝送路断線検出回路 | |
| JPH0314259B2 (ja) | ||
| JPH08162938A (ja) | バスドライバー回路 |