JPH08162938A - バスドライバー回路 - Google Patents
バスドライバー回路Info
- Publication number
- JPH08162938A JPH08162938A JP6302212A JP30221294A JPH08162938A JP H08162938 A JPH08162938 A JP H08162938A JP 6302212 A JP6302212 A JP 6302212A JP 30221294 A JP30221294 A JP 30221294A JP H08162938 A JPH08162938 A JP H08162938A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- driver circuit
- bus driver
- supply voltage
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 送信側が高電源で動作するバスドライバー回
路、受信側が低電源で動作するバスドライバー回路のと
き、受信側の電源異常時に受信側のバスドライバー回路
の入力回路が破損することのないバスドライバー回路を
提供することを目的とする。 【構成】 出力状態を制御するイネーブル信号が入力さ
れるイネーブル制御端子を有し、かつ送信側には高い電
源電圧が印加され、受信側には低い電源電圧が印加され
るバスドライバー回路において、受信側の低い電源電圧
を監視し、低い電源電圧が印加されないときには、送信
側のイネーブル制御端子に送信禁止のためのハイレベル
信号を出力するバスイネーブル制御回路を備えた構成と
する。
路、受信側が低電源で動作するバスドライバー回路のと
き、受信側の電源異常時に受信側のバスドライバー回路
の入力回路が破損することのないバスドライバー回路を
提供することを目的とする。 【構成】 出力状態を制御するイネーブル信号が入力さ
れるイネーブル制御端子を有し、かつ送信側には高い電
源電圧が印加され、受信側には低い電源電圧が印加され
るバスドライバー回路において、受信側の低い電源電圧
を監視し、低い電源電圧が印加されないときには、送信
側のイネーブル制御端子に送信禁止のためのハイレベル
信号を出力するバスイネーブル制御回路を備えた構成と
する。
Description
【０００１】
【産業上の利用分野】本発明は、トライステートバスド
ライバーなどイネーブル制御端子を有するバスドライバ
ー回路に関するものである。
ライバーなどイネーブル制御端子を有するバスドライバ
ー回路に関するものである。
【０００２】
【従来の技術】イネーブル制御端子を有するトライステ
ートバスドライバー回路を使用してデータの送信を行う
には、送信側のイネーブル制御端子にイネーブル信号と
してロウレベルの信号を入力する。このことにより送信
側のトライステートバスドライバー回路の出力からは入
力信号がそのまま出力される。一方、イネーブル制御端
子にハイレベルを入力すると、送信側のトライステート
バスドライバー回路の出力はハイインピーダンス状態に
維持されるため、バスを共有する他のトライステートバ
スドライバー回路からの信号が受信側のトライステート
バスドライバー回路に入力可能になる。このようにし
て、データを伝送するバスが複数の装置間で共通に使用
されている。
ートバスドライバー回路を使用してデータの送信を行う
には、送信側のイネーブル制御端子にイネーブル信号と
してロウレベルの信号を入力する。このことにより送信
側のトライステートバスドライバー回路の出力からは入
力信号がそのまま出力される。一方、イネーブル制御端
子にハイレベルを入力すると、送信側のトライステート
バスドライバー回路の出力はハイインピーダンス状態に
維持されるため、バスを共有する他のトライステートバ
スドライバー回路からの信号が受信側のトライステート
バスドライバー回路に入力可能になる。このようにし
て、データを伝送するバスが複数の装置間で共通に使用
されている。
【０００３】ところで、このトライステートバスドライ
バー回路では、異なった電源で動作するトライステート
バスドライバー回路を混載した例がなく、たとえ混載し
ても、互いの電源電圧を監視して相手のイネーブル制御
端子を制御する機能は有していなかった。
バー回路では、異なった電源で動作するトライステート
バスドライバー回路を混載した例がなく、たとえ混載し
ても、互いの電源電圧を監視して相手のイネーブル制御
端子を制御する機能は有していなかった。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
バスドライバー回路は、受信側のトライステートバスド
ライバー回路に故障等によって電源電圧が印加されなく
なっても、送信側のトライステートバスドライバー回路
は正常なため出力信号を送信し続けていた。したがっ
て、異なった電源で動作するトライステートバスドライ
バー回路が混載される場合、特に送信側が高電圧電源で
動作するトライステートバスドライバー回路で受信側が
低電圧電源で動作するトライステートバスドライバー回
路のときに、受信側のトライステートバスドライバー回
路の入力に信号が印加され続けて入力回路が破損してし
まう問題があった。
バスドライバー回路は、受信側のトライステートバスド
ライバー回路に故障等によって電源電圧が印加されなく
なっても、送信側のトライステートバスドライバー回路
は正常なため出力信号を送信し続けていた。したがっ
て、異なった電源で動作するトライステートバスドライ
バー回路が混載される場合、特に送信側が高電圧電源で
動作するトライステートバスドライバー回路で受信側が
低電圧電源で動作するトライステートバスドライバー回
路のときに、受信側のトライステートバスドライバー回
路の入力に信号が印加され続けて入力回路が破損してし
まう問題があった。
【０００５】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、送信側
が高電源で動作するバスドライバー回路で受信側が低電
源で動作するバスドライバー回路のとき、受信側の電源
異常時に受信側のバスドライバー回路の入力回路が破損
することのないバスドライバー回路を提供することを目
的とする。
る問題点を解決するためになされたものであり、送信側
が高電源で動作するバスドライバー回路で受信側が低電
源で動作するバスドライバー回路のとき、受信側の電源
異常時に受信側のバスドライバー回路の入力回路が破損
することのないバスドライバー回路を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明のバスドライバー回路は、出力状態を制御するイ
ネーブル信号が入力されるイネーブル制御端子を有し、
かつ送信側には高い電源電圧が印加され、受信側には低
い電源電圧が印加されるバスドライバー回路において、
前記低い電源電圧を監視し、前記低い電源電圧が印加さ
れないときには、前記送信側の前記イネーブル制御端子
に送信禁止のためのハイレベル信号を出力するバスイネ
ーブル制御回路を備えたことを特徴とする。
本発明のバスドライバー回路は、出力状態を制御するイ
ネーブル信号が入力されるイネーブル制御端子を有し、
かつ送信側には高い電源電圧が印加され、受信側には低
い電源電圧が印加されるバスドライバー回路において、
前記低い電源電圧を監視し、前記低い電源電圧が印加さ
れないときには、前記送信側の前記イネーブル制御端子
に送信禁止のためのハイレベル信号を出力するバスイネ
ーブル制御回路を備えたことを特徴とする。
【０００７】このときバスイネーブル制御回路は、送信
側のイネーブル信号の反転信号を出力するインバータ
と、受信側の低い電源電圧と前記インバータの出力との
論理積をとるＮＡＮＤゲートとによって構成されていて
もよい。
側のイネーブル信号の反転信号を出力するインバータ
と、受信側の低い電源電圧と前記インバータの出力との
論理積をとるＮＡＮＤゲートとによって構成されていて
もよい。
【０００８】
【作用】上記のように構成されたバスドライバー回路
は、送信側および受信側のバスドライバー回路に電源電
圧がそれぞれ正常に印加されているとき、バスイネーブ
ル制御回路は送信側のバスドライバー回路のイネーブル
制御端子にイネーブル信号をそのまま送出し、バスドラ
イバー回路の出力はイネーブル信号にしたがって送信さ
れる。また受信側のバスドライバー回路に電源電圧が印
加されていないとき、バスイネーブル制御回路は受信側
の電源電圧を検出して送信側のバスドライバー回路のイ
ネーブル制御端子にハイレベルの信号を送出し、バスド
ライバー回路の出力がイネーブル信号と無関係にハイイ
ンピーダンス状態に固定されることで、受信側のバスド
ライバー回路の入力に信号が印加されることが防止され
る。
は、送信側および受信側のバスドライバー回路に電源電
圧がそれぞれ正常に印加されているとき、バスイネーブ
ル制御回路は送信側のバスドライバー回路のイネーブル
制御端子にイネーブル信号をそのまま送出し、バスドラ
イバー回路の出力はイネーブル信号にしたがって送信さ
れる。また受信側のバスドライバー回路に電源電圧が印
加されていないとき、バスイネーブル制御回路は受信側
の電源電圧を検出して送信側のバスドライバー回路のイ
ネーブル制御端子にハイレベルの信号を送出し、バスド
ライバー回路の出力がイネーブル信号と無関係にハイイ
ンピーダンス状態に固定されることで、受信側のバスド
ライバー回路の入力に信号が印加されることが防止され
る。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は、本発明のバスドライバー回路の構
成を示す回路図である。図１において、トライステート
バスドライバー回路である高電源バスドライバー回路１
は、高電源端子２と、送信側入力端子３と、送信側出力
端子４と、送信側イネーブル制御端子５とによって構成
されている。ここで送信側イネーブル制御端子５にロウ
レベル信号が入力されると、高電源バスドライバー回路
１は送信側入力端子３に入力された入力信号をそのまま
送信側出力端子４に出力する。なお、高電源端子２には
＋５Ｖの高電源が接続されている。
成を示す回路図である。図１において、トライステート
バスドライバー回路である高電源バスドライバー回路１
は、高電源端子２と、送信側入力端子３と、送信側出力
端子４と、送信側イネーブル制御端子５とによって構成
されている。ここで送信側イネーブル制御端子５にロウ
レベル信号が入力されると、高電源バスドライバー回路
１は送信側入力端子３に入力された入力信号をそのまま
送信側出力端子４に出力する。なお、高電源端子２には
＋５Ｖの高電源が接続されている。
【００１１】トライステートバスドライバー回路である
低電源バスドライバー回路６は、低電源端子７と、受信
側入力端子８と、受信側出力端子９と、受信側イネーブ
ル制御端子１０とによって構成されている。ここで受信
側イネーブル制御端子１０にロウレベル信号が入力され
ると、低電源バスドライバー回路６は受信側入力端子８
に入力された信号をそのまま受信側出力端子９に出力す
る。なお、低電源端子７には＋３．３Ｖの低電源が接続
されている。
低電源バスドライバー回路６は、低電源端子７と、受信
側入力端子８と、受信側出力端子９と、受信側イネーブ
ル制御端子１０とによって構成されている。ここで受信
側イネーブル制御端子１０にロウレベル信号が入力され
ると、低電源バスドライバー回路６は受信側入力端子８
に入力された信号をそのまま受信側出力端子９に出力す
る。なお、低電源端子７には＋３．３Ｖの低電源が接続
されている。
【００１２】そして送信側出力端子４と受信側入力端子
８とが接続され、送信側である高電源バスドライバー回
路１から受信側である低電源バスドライバー回路６に信
号が送信される。
８とが接続され、送信側である高電源バスドライバー回
路１から受信側である低電源バスドライバー回路６に信
号が送信される。
【００１３】バスイネーブル制御回路１１は高電源で動
作する２入力のＮＡＮＤゲート１２と、高電源で動作す
るインバータ１４と、イネーブル端子１３とによって構
成され、イネーブル端子１３にはインバータ１４の入力
が接続されている。また、低電源バスドライバー回路６
の電源電圧を検出するため、ＮＡＮＤゲート１２の一方
の入力端子には低電源端子７が接続され、ＮＡＮＤゲー
ト１２の他方の入力端子にはインバータ１４の出力が接
続されている。そしてＮＡＮＤゲート１２の出力は送信
側イネーブル制御端子５と接続されている。
作する２入力のＮＡＮＤゲート１２と、高電源で動作す
るインバータ１４と、イネーブル端子１３とによって構
成され、イネーブル端子１３にはインバータ１４の入力
が接続されている。また、低電源バスドライバー回路６
の電源電圧を検出するため、ＮＡＮＤゲート１２の一方
の入力端子には低電源端子７が接続され、ＮＡＮＤゲー
ト１２の他方の入力端子にはインバータ１４の出力が接
続されている。そしてＮＡＮＤゲート１２の出力は送信
側イネーブル制御端子５と接続されている。
【００１４】以上の回路構成において、高電源端子２お
よび低電源端子７に電源電圧がそれぞれ正常に印加され
ているとき、低電源端子７の電圧を検出したＮＡＮＤゲ
ート１２の出力は、イネーブル端子１３に入力されるイ
ネーブル信号と同じ論理を出力する。このときイネーブ
ル制御端子５がロウレベルであれば、高電源バスドライ
バー回路１は入力端子３から入力される信号をそのまま
低電源バスドライバー回路６に送信する。
よび低電源端子７に電源電圧がそれぞれ正常に印加され
ているとき、低電源端子７の電圧を検出したＮＡＮＤゲ
ート１２の出力は、イネーブル端子１３に入力されるイ
ネーブル信号と同じ論理を出力する。このときイネーブ
ル制御端子５がロウレベルであれば、高電源バスドライ
バー回路１は入力端子３から入力される信号をそのまま
低電源バスドライバー回路６に送信する。
【００１５】次に、受信側の低電源バスドライバー回路
６に電源電圧が印加されていないとき、低電源端子７は
ロウレベルとなるため、そのレベルを検出してＮＡＮＤ
ゲート１２の出力はイネーブル信号と無関係にハイレベ
ルとなり、高電源バスドライバー回路１のバス出力端子
４はハイイピーダンス状態に維持される。したがって電
源電圧が印加されていない低電源バスドライバー回路６
の入力には信号が印加されない。そしてこの状態は低電
源端子７へ印加される電源電圧が正常にもどるまで維持
される。このようにバスイネーブル制御回路１１をイン
バータ１４とＮＡＮＤゲート１２のみで構成すること
で、最少の素子数で受信側の電源電圧を監視し、イネー
ブル信号を制御することが可能になる。
６に電源電圧が印加されていないとき、低電源端子７は
ロウレベルとなるため、そのレベルを検出してＮＡＮＤ
ゲート１２の出力はイネーブル信号と無関係にハイレベ
ルとなり、高電源バスドライバー回路１のバス出力端子
４はハイイピーダンス状態に維持される。したがって電
源電圧が印加されていない低電源バスドライバー回路６
の入力には信号が印加されない。そしてこの状態は低電
源端子７へ印加される電源電圧が正常にもどるまで維持
される。このようにバスイネーブル制御回路１１をイン
バータ１４とＮＡＮＤゲート１２のみで構成すること
で、最少の素子数で受信側の電源電圧を監視し、イネー
ブル信号を制御することが可能になる。
【００１６】以上説明したように、送信側および受信側
の電源電圧がそれぞれ正常に印加されているときは、送
信側イネーブル制御端子５にイネーブル信号がそのまま
印加され、高電源バスドライバー回路１はイネーブル信
号にしたがって入力信号を受信側へ送信する。また受信
側の電源電圧が印加されていないときは、低電源端子７
の電圧を検出してバスイネーブル制御回路１１からはハ
イレベルに固定された信号が出力され、高電源バスドラ
イバー回路１はイネーブル信号と無関係にハイイピーダ
ンス状態に制御される。したがって、電源電圧が印加さ
れていない受信側の低電源バスドライバー回路６の入力
に信号が印加されないため、低電源バスドライバー回路
６の入力回路の破損が防止できる。
の電源電圧がそれぞれ正常に印加されているときは、送
信側イネーブル制御端子５にイネーブル信号がそのまま
印加され、高電源バスドライバー回路１はイネーブル信
号にしたがって入力信号を受信側へ送信する。また受信
側の電源電圧が印加されていないときは、低電源端子７
の電圧を検出してバスイネーブル制御回路１１からはハ
イレベルに固定された信号が出力され、高電源バスドラ
イバー回路１はイネーブル信号と無関係にハイイピーダ
ンス状態に制御される。したがって、電源電圧が印加さ
れていない受信側の低電源バスドライバー回路６の入力
に信号が印加されないため、低電源バスドライバー回路
６の入力回路の破損が防止できる。
【００１７】なお、本実施例では、一方向のバスドライ
バー回路を例にして説明したが、双方向のバスドライバ
ー回路についても本発明は適用できる。
バー回路を例にして説明したが、双方向のバスドライバ
ー回路についても本発明は適用できる。
【００１８】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００１９】請求項１に記載のものにおいては、受信側
のバスドライバー回路に電源電圧が印加されていないと
き、バスイネーブル制御回路は受信側の電源電圧を検出
して送信側のバスドライバー回路のイネーブル制御端子
にハイレベルの信号を送出し、バスドライバー回路の出
力がイネーブル信号と無関係にハイインピーダンス状態
に維持され、受信側のバスドライバー回路の入力に信号
が印加されないため、受信側のバスドライバー回路の入
力回路の破損が防止できる。
のバスドライバー回路に電源電圧が印加されていないと
き、バスイネーブル制御回路は受信側の電源電圧を検出
して送信側のバスドライバー回路のイネーブル制御端子
にハイレベルの信号を送出し、バスドライバー回路の出
力がイネーブル信号と無関係にハイインピーダンス状態
に維持され、受信側のバスドライバー回路の入力に信号
が印加されないため、受信側のバスドライバー回路の入
力回路の破損が防止できる。
【００２０】請求項２に記載のものにおいては、バスイ
ネーブル制御回路をインバータとＮＡＮＤゲートのみで
構成することで、最少の素子数で受信側の電源電圧を監
視し、イネーブル信号を制御することが可能になる。
ネーブル制御回路をインバータとＮＡＮＤゲートのみで
構成することで、最少の素子数で受信側の電源電圧を監
視し、イネーブル信号を制御することが可能になる。
【図１】本発明のバスドライバー回路の構成を示す回路
図である。
図である。
１ 高電源バスドライバー回路 ２ 高電源端子 ３ 送信側入力端子 ４ 送信側出力端子 ５ 送信側イネーブル制御端子 ６ 低電源バスドライバー回路 ７ 低電源端子 ８ 受信側入力端子 ９ 受信側出力端子 １０ 受信側イネーブル制御端子 １１ バスイネーブル制御回路 １２ ＮＡＮＤゲート １３ イネーブル端子 １４ インバータ
Claims (2)
- 【請求項１】 出力状態を制御するイネーブル信号が入
力されるイネーブル制御端子を有し、かつ送信側には高
い電源電圧が印加され、受信側には低い電源電圧が印加
されるバスドライバー回路において、 前記低い電源電圧を監視し、前記低い電源電圧が印加さ
れないときには、前記送信側の前記イネーブル制御端子
に送信禁止のためのハイレベル信号を出力するバスイネ
ーブル制御回路を備えたことを特徴とするバスドライバ
ー回路。 - 【請求項２】 請求項１に記載のバスドライバー回路に
おいて、 バスイネーブル制御回路は、送信側のイネーブル信号の
反転信号を出力するインバータと、 受信側の低い電源電圧と前記インバータの出力との論理
積をとるＮＡＮＤゲートとによって構成されていること
を特徴とするバスドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6302212A JPH08162938A (ja) | 1994-12-06 | 1994-12-06 | バスドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6302212A JPH08162938A (ja) | 1994-12-06 | 1994-12-06 | バスドライバー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08162938A true JPH08162938A (ja) | 1996-06-21 |
Family
ID=17906309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6302212A Pending JPH08162938A (ja) | 1994-12-06 | 1994-12-06 | バスドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08162938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110989468A (zh) * | 2019-12-26 | 2020-04-10 | 东风电子科技股份有限公司 | 冗余控制系统及相应的汽车电子微控制系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448556A (en) * | 1987-08-18 | 1989-02-23 | Toshiba Corp | Signal output system |
| JPH0561433A (ja) * | 1991-09-02 | 1993-03-12 | Seiko Epson Corp | 表示制御回路 |
| JPH05152530A (ja) * | 1991-11-26 | 1993-06-18 | Nec Corp | 半導体集積回路 |
-
1994
- 1994-12-06 JP JP6302212A patent/JPH08162938A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6448556A (en) * | 1987-08-18 | 1989-02-23 | Toshiba Corp | Signal output system |
| JPH0561433A (ja) * | 1991-09-02 | 1993-03-12 | Seiko Epson Corp | 表示制御回路 |
| JPH05152530A (ja) * | 1991-11-26 | 1993-06-18 | Nec Corp | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110989468A (zh) * | 2019-12-26 | 2020-04-10 | 东风电子科技股份有限公司 | 冗余控制系统及相应的汽车电子微控制系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761463A (en) | Method and apparatus for logic network interfacing with automatic receiver node and transmit node selection capability | |
| US5608275A (en) | Fault tolerant isolation between devices powered by separate power sources | |
| CA2069658C (en) | Active intelligent termination | |
| US5436887A (en) | Digital full-duplex transceiver | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| CN113615089B (zh) | 用于转换差分输入信号的开关装置和具有开关装置的系统 | |
| JPS62159548A (ja) | 直列デ−タ伝送回路装置 | |
| JPH08162938A (ja) | バスドライバー回路 | |
| US7200510B2 (en) | Measurement control apparatus including interface circuits | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| US10250259B2 (en) | Device and method for digital signal transmission | |
| EP1535425A2 (en) | Control circuit | |
| US5675525A (en) | Apparatus for preventing latch up of two systems which are connected electrically to each other and which have a respective independent power supply | |
| KR200245069Y1 (ko) | 직렬통신선로 연결점검회로 | |
| US5923186A (en) | Two state bi-directional bus | |
| KR0154826B1 (ko) | 통신 인터럽트 요구신호 충돌방지를 위한 인터페이스 회로 | |
| JP2000022764A (ja) | フェイルセーフ論理回路 | |
| EP1265401A1 (en) | Data transmission system | |
| JP2851085B2 (ja) | 端末電源断検出方法 | |
| JPH04172833A (ja) | バス伝送方式 | |
| US6084445A (en) | Power on/reset strap for a high speed circuit | |
| KR960008775Y1 (ko) | 모뎀(Modem)의 선로차단회로 | |
| JP2001014074A (ja) | バスレベル制御生成回路 | |
| JPH01253345A (ja) | アラームインタフェース回路 | |
| JPS61198823A (ja) | 入力信号線の未接続検出方式 |