JPH01253688A - 電子時計用集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子時計用集積回路に関し、主にチップ面積
の縮少に関する。

〔従来の技術〕

従来、時計用集積回路を作成した際にテストを行う時、
テストの高速化を計るためＶＣ前記電子時計用集積回路
上にテスト機能回路をもつこんでおり、前記電子時計用
集積回路に設けられたテスト端子を操作することにより
、前記テスト機能を動作させていた。

第２図に従って、従来の電子時計用集積回路を説明する
。

１００は後述する各回路が作り込まれている電子時計用
集積回路である。８は］、、　５　Ｖの電圧を発生する
電池であり、電源端子であるＶ　ｄ　ｄ端子２０６、Ｖ
ｓｓ端子２０４に接続されており、後述する各回路に電
源を供給している。Ｊば４ぐ晶発振回路であり、水晶接
続端子２０口、２０１により水晶振動子２に接続されて
いる。６は分周回路であり前記水晶発振回路１の出力信
号な入力とじ、］、　Ｈｚの分周信号ＰＩ５．８　Ｈｚ
の分周信号ＰＩ２．２５６Ｈｚの分周信号Ｐ７をそれぞ
れ端子Ｑ　ｌｓ、Ｑ１２．Ｑ７より出力している。４は
テスト機能回路である信号選択回路であり、端子Ａ、、
１３に入力されろ前記分周回路６からの分周信号Ｐ　１
５、Ｐ　１２を端子Ｃに入力されろ信号がＬの時ば端子
へに入力されている分周信号ＰＩ５を、またＨの時は端
子Ｂに入力されている分周信号Ｐ、＋２を端子Ｑより選
択出力する。

５００はテスト機能設定手段であり、テスト端子２０２
、抵抗６００及びスイッチ３１０により構成されている
。前記テスト端子２０２は、前記信号選択回路４の端子
Ｃに接続されており、また７１Ｌ子時制用集積回路１０
　’０内で抵抗６００によりＶｓｓ電位にプルダウンさ
れているため、通常前記信号選択回路４の端子ＣにはＬ
＋／ベルの信号が供給されている。また、テスト端子２
０２は、電子時計用集積回路１００の外に設けらねたス
イッチ６１０を介してＶｄ　（＋端子２０６に接続され
ており、スイッチ６１０をＯＮすることで、テスト端子
２０２はＩ−Ｊレベルの信号を供給さね、前記信号選択
回路４の端子ＣにＴ−■＋／ベルの信号が供給されろこ
とになる。すなわち、スイッチ６１０の○Ｎ−０ＦＦに
よって、信号ｊ巽択回路４の端子にとになる。５は計時
情報発生回路である波形整形回路である。該波形整形回
路５はテータクイブフリソプフロノブ（以下１）　−Ｆ
　Ｆと略す）５１、Ａ、　Ｎ　］）］ゲー１５２．５ろ
、５４とトグルタイプフリップフロノブ（以下Ｔ−ＦＦ
と略す）５５により構成されている。前記Ｄ−ＦＦ５１
のテータ入力端子である端子りには前記信号選択回路４
の出力信号が人力され、また、クロック入力端子である
端子ＣＬには前記分周回路乙の端子Ｑ７より出力されて
いる分周信号Ｐ７が入力されており、こｈにより、前記
、Ｔ）−Ｔ”　Ｆ　５１は反転出力を端子Ｑより出力し
ている。ＡＮＤゲート５２の一方の入力には前記信号選
択回路４の出力信号が供給さね５ており、他の入力は前
記Ｄ−ＦＦ５１の反転出力端子Ｑと接続さｈており、運
針信号ｐｓを出力している。’Ｉ’　−Ｆ　Ｔ”　５５
のクロック入力端子であ、る端−子ＣＬには前記Ａ　Ｎ
　Ｄゲート５２の出力である運針信号Ｉ）ｓが入力され
ており、その出力及び反転出力を端子Ｑ及び端子Ｑより
出力している。

Ａ、　Ｎ　Ｄゲート５６．５４はそれぞれ一方の端子が
共通に接続さ几、前記Ａ　Ｎ　Ｉ）ゲ−１・５２の出力
である運針信号Ｐｓが入力されている。またＡ　Ｎ　Ｄ
ゲート５６．５４は他の一方の端子にそ牙ｔぞ、＋１．
前記Ｔ　−Ｆ　Ｆ　５５の端子Ｑ及びＱに接続さね、て
おり、運針信号Ｐｓ、、Ｐｓ２な出力している。６１．
６２はモータ駆動用の出力バッファであり、該出力バッ
ファ６１はＡＮＤゲート５６の出力でル）ろ運針信号Ｐ
Ｓ１を入力として、モータ駆動端子２０５に出力してい
る。また前記出力バッファ６２は前記Ａ　Ｎ　Ｄゲート
５４の出力である運針信号ＰＳ２を入力として、モータ
５駆動端子２０６に出力している。７はモータであり、
前記モータ駆動端子２０５．２０６に接続されて℃・る
。

次に、上記構成な有する従来の電子時計用集積回路１０
０の動作の説明を第３図の波形図を用いて説明ずろ。

電池８より発生する］、　５　Ｖの電圧がｖｄｄ端子２
０６、Ｖ　ｓ　ｓ端子２０４に接続さハ、ると、前記各
回路は動作を開始する。水晶発振回路１は水晶接続端子
２００．２０１に水晶が接続されろことにより、発振動
作を行い３２７６８　ｆＩｚの発振信号を分周回路乙に
供給する。分周回路６ば＠記発振信号を分周して端子Ｑ
７、Ｑ１２、Ｑ　＋５よりそれぞり、　２５０　Ｈｚ、
８　Ｈｚ、　　１　ｆｉｚの分周信号な出力して℃・る
。スイッチ６１０は通常０　］”　Ｐであるため、前記
信号選択回路４の端子ＣにはＬレベルの信号が入力され
ている。従って、信号選択回路４は端子へに入力されて
いる分周信号Ｐ１５を端子Ｑより選択出力している。従
ってＤ−ＦＦ５１は端子りに第３図（ロ）に示す分周信
号Ｐ１５が、端子ＣＬには第３図（イ）に示す分周信号
Ｐ、が入力されており、その出力端子Ｑには第３図に）
に示す様に同図（ロ）に示す］、　Ｈｚ倍信号反転して
同図（′Ｉ）に示ず２５６１１ｚの分周信号の１周期分
だけ遅延したパルス［信号が出力されろ。Ａ、　Ｎ　Ｄ
ゲート５２はこのパルス信号と第３図（ロ）に示す分周
信号Ｐ１５の論理積をとり、同図（／Ｊに示す運針信号
ｐｓを出力し、それをＴ　−”Ｆ　Ｆ５５の入力端子Ｃ
Ｌに入力する。Ｔ−ＦＦ５５は運針信号ｐｓが入力され
ろと、その立ち下がりで運針信号ＰＳが入力されろとや
はり立ち下がりでその出力ｌノベルが反転する様になっ
ているため、Ａ、　Ｎ　Ｉ）ゲート５６は第３図（川に
示す運針信号Ｐｓ。

を、ＡＮＤゲート５４は第３図（へ）に示す運針信号Ｐ
Ｓ２を各々出力し、出力バノファ６１．６２を介し、モ
ータ７を駆動している。すなわち、信号選択回路４より
出力されＤ−ＦＦ５１の端子Ｉ）及びＡ　Ｎ　Ｄゲート
５２の一方の端子に入力さ牙１．ている信号である分周
信号Ｐ１５の周期、すなわち］　ＩＩＺの周期で、分周
信号Ｐ７の１周期幅の信号が運針信号ＰＳ１、ＰＳ２と
してモータ駆動端子２０５．２０６より交互に出力され
ろことになる。

次に、電子時計用集積回路１００をテストする場合につ
℃・て述べる。

モータＦＲ動端子２０５．２０６に正しいパルス幅の運
針信号ＰＳ５、■）Ｓ２が出力さ」するかをテストする
には、通常だと、電源投入から、運針信号ＰＳ２、ＰＳ
、が出力されろまで約２秒かかってしまう。そこで、ス
イッチ６１０をＯＮとすると、Ａｉ前記信号選択回路４
の端子Ｃに■■レベルの信号が供給され、信号選択回路
４は端子Ｂに入力されている８　Ｈｚの分周借上、　Ｐ
　、２を端子Ｑより選択出力する。すると、前記Ｄ−Ｆ
Ｆ５１の端子り及びＡ　Ｎ　Ｄゲート５２の一方の入力
には８　Ｈ２の分周信号■）、２が入力されろため、通
常動作の］　Ｈｚに対して８　Ｈｚが供給されろことに
より、通常状態の８倍の高速動作を行うことになる。し
かし、Ｄ−ＦＦ５１の端子ＣＬの入力は分周信号Ｐ７の
ままであるため、運針信号Ｐｓ、、Ｐｓ２のパルス幅に
変わりはない。すなわち、通常動作では電の投入から、
運針信号ＰＳ２、ＰＳｌがモータ駆動端子２０５．２０
６より出力さ牙１．るまで約２秒かかっていたが、テス
ト機能設定手段５００のスイッチ６１０をＯＮすること
により、８倍の速度で動作し、約２５０ｍ５でテストを
終了することがてきる。

〔発明が解決しようとする課題〕

以北述べた様に、従来の電子時計用集積回路のテストを
行う場合には、テスト用のテスト端子２０２を設け、該
テスト端子２０２に付げたスイッチ３１０により、■■
１／ベルにすることで高速にテストを行うことができた
。しかしながらテストのための専用外部端子が必要であ
り、集積回路上の端子が多く必要となる。近年電子時計
用′唯積回路の微細化集積率の向上はめざましくチップ
面積はますます小さくなる方向であり、特に指針式の電
子時計用唯積回路におし・てば、微細化が困難な外部端
子とその外部端子に伺随する保護回路のしめる面積比が
高くなり、チップ寸法はほとんど外部端子の数によって
定められてしまう結果となっている。従って、外部端子
の数の増加は、チップ面積な大きくする事になり、時計
の小型化な実現する上でもまたコスト的にも問題となる
。

この問題に対して、例えばデジタル電子時計等において
は、時刻修正端子を複数個同時操作することによって、
早送りテストモートを作ることにより、特別のテストモ
ート 兼用方式が採用されているが、指針式時計の場合には、
す、−ズ修正のため、修正用端子が存在せず、しかも既
存の端子はすべて兼用困難なものである。

本発明の目的は、既存端子をテスト端子に兼用すること
を可能ならしめた電子時計用集積回路を提供することで
ある。

〔課題を解決するための手段〕

上記目的を達成させるために本発明は次の様な構成をし
ている。すなわち、本発明におけろ電子時計用集積回路
は、水晶発振回路と、該水晶発振回路の出力信号を分周
する分周回路と、該分周回路の分周出力を入力して計時
情報を発生する計時情報発生回路と、前記各回路をテス
トするためのテスト機能回路と電池を接続するための電
源端子とを有する電子時計用集積回路において、電源端
子の電圧レベルが通常供給されろ電１池電圧よりも高い
レベルであることを検出する検出回路を備先、該検出回
路からの検出信号により前記テスト機能回路を動作状態
に制御することを特徴とする。

〔実施例〕

以下本発明の実施例を図面に基づいて説明する。

第１図は本発明による電子時計用集積回路のブロック図
である。第１図において第２図と同−要素については同
一番号を付し説明を省略ずろ。

１１０は本発明における電子時計用集積回路である。第
２図におけるテスト機能設定手段５００の代りに、第１
図においては検出回路８０が設けられている。検出回路
８０は他の各回路と同様に電源端子であるＶ　（Ｉ　ｄ
端子２０６及びＶｓｓ端子２０４を介して電源の供給を
うけており、この電源電圧が１．７　Ｖ未満の時はＪ、
　ｌ／ベルの信号を、１、７　Ｖ以」二の時はト１レベ
ルの信号を端子０より出力し、前記信号選択回路４の端
子Ｃに供給している。

通常、ｖｄｄ端子２０３、Ｖ　ｓ　ｓ端子２０４には破
；腺で示すごとく電池８が接続さり、ている。従って検
出回路８０には電源として１．、５　Ｖが供給さ′ｈ、
るため、前記検出回路８０は、端子０よりＬ　ｌ／ベル
の信号を信号選択回路４の端子Ｃに供給している。よっ
て、前記電子時計用集積回路１１０は前述したごとく通
常動作を行う。

テスＩ・機能を動かせるには、Ｖｄｄ端子２０６、ＶＳ
Ｓ端子２０４に実線で示すごとく２０Ｖを発生する電源
８１を電池８のかわりにプローバ等により印加す）ｔば
よ（・。こり、により、前記検出回路８０には電源とし
て２．　ＯＶが供給さ牙１．るため、検出回路８０は端
子０よりＨレベルの信号を出力する。従って、電子時Ｈ
用１仁積回路１１０は前述したごとく、８１１ｚの高速
で動作するテスト機能に切りかわる。

本実施例では、指針式電子特訓用集積回路について説明
したが、もちろんデジタル式電子時計用集積回路に一つ
いても有効である。

〔発明の効果〕

以上詳述した様に、本発明によね、ば電子時計用集積回
路の電源端子に電池電圧よりも高い電圧を印ＩＨＪする
たけでテスト機能な働かせろことができるため、電子時
計用集積回路の端子数を少なくすることが可能となり、
これにより電子時計用集積回路のチップサイズを小さく
ずろことができ、時計の小型化ろど実現する上でも、ま
たコスト的にも有利となる。

なお、本発明において、電♂（端子以外の端子に高電圧
を印加する方法も考えられるが、電源端子以外には保護
回路が入って℃・るため、実質的に電源電圧より高い電
圧レベルを端子に印加することは出来ないため、兼用端
子としては電源端子のみが有効である。

【図面の簡単な説明】

第１図は本発明による電子時計用集積回路のブロック図
、第２図は従来の電子時計用集積回路のブロック図、第
３図は動作の説明のためのタイムチャー１・である。 １・・・・・水晶発振回路、 ６・・・・・分周回路、 ４・・・・・信号選択回路、 ５・・・・・計時情報発生回路、 ２０６・・・・Ｖｄｄ端子、 ２０４・・・Ｖ’ｓｓ端子、 ８０・・・・検出回路。

Claims (1)

【特許請求の範囲】
1. 　水晶発振回路と、該水晶発振回路の出力信号を分周す
   る分周回路と、該分周回路の分周出力を入力して計時情
   報を発生する計時情報発生回路と、前記各回路をテスト
   するためのテスト機能回路と電池を接続するための電源
   端子とを有する電子時計用集積回路において、電源端子
   の電圧レベルが通常供給されろ電池電圧よりも高いレベ
   ルであることを検出する検出回路を備え、該検出回路か
   らの検出信号により前記テスト機能回路を動作状態に制
   御することを特徴とする電子時計用集積回路。