JPH01255021A

JPH01255021A - システムクロック制御装置

Info

Publication number: JPH01255021A
Application number: JP63081398A
Authority: JP
Inventors: Muneji Hamano; 宗二浜野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-04-04
Filing date: 1988-04-04
Publication date: 1989-10-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電池電圧に対応してコンピュータに供給する
システムクロックの周波数を変更させるクロック制御装
置に関するものである。

〔従来の技術〕

従来、電池駆動型のマイクロコンピュータのシステムク
ロック発生装置は、発振周波数が１周波のみで構成され
ていた。

〔発明が解決しようとする課題〕

しかしながら、かかる従来例では、マイクロコンピュー
タに供給する電源電圧が低下してトた場合に、供給され
るシステムクロックの周波数で動作が保障できなくなる
電圧に低下することもあるので、このような電圧にまで
低下する以前に、マイクロコンピュータの動作を停止さ
せる必要がある。

そこで、本発明の目的は、マイクロコンビュ−タに供給
されるシステムクロックの周波数を電源電圧に対応して
変化させることにより、現在の電源電圧において動作可
能な最高スピードのシステムクロックを供給するように
し、以て上記欠点の解決を目積したクロック制御装置を
提供することにある。

［課題を解決するための手段］このような目的を達成するために、本発明はシステムク
ロックを発生するクロック手段と、電源電圧の電圧状態
を検出する手段と、その検出結果に応じて、クロック手
段を制御して、システムクロックの周波数を変更する手
段とを具えたことを特徴とする。

〔作　用〕

本発明によれば、マイクロコンピュータの電源電圧を検
出する回路を設け、その検出結果に応じて、クロック発
生回路における発振周波数を変更させて、システムクロ
ックの周波数を変えるようにしたので、システムの電源
電圧変動に柔軟に対応できる。

従って、本発明現在の電源電圧において動作可能な最高
スピードのシステムクロックを常に供給できる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例を示す回路図である。

第１図において、１は電池、２は電池１の電圧を監視す
る電圧監視回路である。

３はマイクロコンピュータメインシステム５にシステム
クロックを供給するための発振回路である。

４は発振回路３からの全振出カフに基づいてクロックパ
ルスを発生させ、かつそのクロックパルスの周波数を電
圧監視回路２からの電圧低下検出出力６に応して切替え
るクロック切替回路である。このクロック切替回路４か
らは、マイクロコンピュータメインシステム５にシステ
ムクロック８を供給する。

９は電池１の電源電圧が所定電圧より低下したときに低
レベルを発生ずるリセット信号であり、マイクロコンピ
ュータメインシステム５に供給され、このシステム５を
リセットする。

電圧監視回路２は、電池１に接続された抵抗１１とセナ
ーダイオート１２とからなる基準電圧の発生回路、電池
１に直列接続された抵抗１３と１４とよりなる電池電圧
ピックアップ回路、および上記基準電圧と検出された電
池電圧とを受けて両者を比較するコンパレータ１５を有
し、このコンパレータ１５からは、抵抗１６を介して、
電圧低下検出出力６を取り出す。

さらに、１７は電池１の電圧を受けてその電圧レベルが
所定値より低下したときに低レベルのリセット信号９を
生じるシュミットトリガ回路などのしきい値回路である
。

発振回路３は水晶発振子３１、コンデンサ３２Ｊ３、抵
抗３４、インバータ３５．３６より成る慣例の構成のも
のであり、そのインバータ３６より全振出カフを取り出
す。

クロック切替回路４は、全振出カフをクロック入力端子
ＣＬにに受けてその全振出カフを分周した出力ＱＡおよ
びＱ、を得るバイナリ−カウンタ４１と、電圧低下検出
出力６をＤ入力端子に受け、クロック入力端子をバイナ
リ−カウンタ４１のＱＡ出力端子から受けるＤタイプフ
リップフロップ４２と、分周出力ＱＡおよびＱ、のいず
れか一方をＤタイプフリップフロップ４２からのＱ出力
に応して択一的に選択して出力するセレクタ４３とを有
する。

すなわち、バイナリ−カウンタ４１からは電池電圧の定
格時および低下時に対応してあらかじめ定めた周波数の
クロックパルスをＱＡおよびＱＢ比出力して取り出す。

そして、セレクタ４３は、電圧低下検出出力６に応じて
、いずれのクロックパルスを出力するかを選択する。す
なわち、このセレクタ４３から、システムクロック８を
取り出す。

このシステムクロック８をマイクロコンビュータメイン
システム５のマイクロコンピュータ５０のクロック入力
端子ＣＬＫに供給する。マイクロコンピュータ５０のリ
セット入力端子ＲＥＳＥＴにはリセット信号９を供給す
る。

各回路部分４１．４２．４３および５０のＶ。Ｄ端子に
は電池１の電圧を印加し、Ｖｓｓ端子は共通電位に接続
する。Ｄタイプフリップフロップのπおよび両端子には
電池１の電圧を印加する。

上記構成において、電池１の電圧か全システムにとって
充分高い電圧である場合には、電圧低下検出出力６は高
レベルであり、およびリセット信号９も高レベルである
。この状態て、電圧低下検出出力６により、クロック切
替回路４においては、セレクタ４３をＡ側に切替える。

それにより、マイクロコンピュータメインシステム５に
は、全振出カフを％分周したシステムクロック８が、マ
□ イクロコンピュータメインシステム５のクロック入力端
子ＣＬにに供給され、このシステム５か動作する。

他方、電池１の電圧がやや低下し、マイクロコンピュー
タメインシステム５が％分周以下でしか動作できない電
圧の状態においては、電圧低下検出出力６は低レベルと
なり、セレクタ４３はＢ側に切替る。このとき、バイナ
リ−カウンタ４１のＱ１１出力かセレクタ４３のＢ接点
を経てマイクロコンピュータシステム５のクロック入力
端子ＣＬにに供給され、このシステム５は、全振出カフ
を％分周したシステムクロック８で動作する。

さらに電池１の電圧が低下していき、マイクロコンピュ
ータメインシステム５が正常動作できない電圧レベルに
まで低下したときには、リセット信号９が低レベルとな
り、したかってマイクロコンピュータシステム５はリセ
ット状態となる。

なお、上記実施例では、システムクロックの変更可能な
周波数を２つにしたが、本発明はこの場合にのみ限られ
るものではなく、３つ以上の周波数に切替可能とするこ
ともてきる。あるいはまた、発振回路３を０８発振器の
形態となし、そのコンデンサをバラクタなどで構成し、
そのバラクタを電圧低下検出出力に応じて制御すること
により、発振用カフ自体の発振周波数を変えることて、
システムクロックの周波数を変更することもてぎる。

〔発明の効果〕

以上説明したように、本発明によれば、マイクロコンピ
ュータの電源電圧を検出する回路を設け、その検出結果
に応じて、クロック発生回路におりる発振周波数を変更
させて、システムクロックの周波数を変えるようにした
ので、システムの電源重圧変動に柔軟に対応できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図である。１・・・電池、２・・・電圧監視回路、３・・・発振回路、４・・・クロック切替回路、６・・・電圧低下検出出力、７・・・発振出力、８・・・システムクロック、９・・・リセット信号、 ”　　、、、１１，１３，１４．１６・・・抵抗、１２
・・・基準電圧発生用セナーダイオート、１５・・・コ
ンパレータ、１７・・・しきい値回路、３１・・・水晶発振子、３２．３３・・・コンデンサ、３４・・・抵抗、３５．３６・・・インバータ、４１・・・バイナリ−カウンタ、４２・・・Ｄタイプフリップフロップ、４３・・・セレ
クタ、５０・・・マイクロコンピュータ。

Claims

【特許請求の範囲】１）システムクロックを発生するクロック手段と、電源電圧の電圧状態を検出する手段と、その検出結果に応じて、前記クロック手段を制御して、
前記システムクロックの周波数を変更する手段とを具えたことを特徴とするシステムクロック制御装置。