JPH01255949A - バツフア管理機能を有する通信制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロトコル処理を実行する通信制御装置に係り
、特に内部に複数のプロトコル処理部を有する機能分散
型マルチプロセッサ祷成のシステムに好適なバッファ管
理方式を有する通信制御装置に適する。

〔従来の技術〕

回線からのデータの送受信を行なう通信制御装置におけ
る受信バッファの処理方法に関しては、特公昭６０−５
１７５１号に問題点とそれを解決する手段が述べられて
いる。

すなわち、受信データを格納する受信バッファを上位レ
イヤプロトコル処理部（上記文献では中央処理部）が、
下位レイヤプロトコル処理部（上記文献では回線制御部
）の割り込みを契機として下位レイヤに指示する装置で
は、次に受信バッファが必要になった時点から、実際に
下位レイヤプロトコル処理部に受信バッファを指示する
までに上位レイヤプロトコル処理部のプログラムが走行
する時間を要する為、通信制御装置の処理能力を向上さ
せる為には処理速度の速い上位レイヤプロトコル処理部
を必要としていた。

上記発明は、下位レイヤプロトコル処理部に受信バッフ
ァ管理機能を受は持たせ、上位レイヤプロトコル処理部
の処理速度を上げることなしに通信制御装置の処理能力
を向上させることを狙ったものである。

〔発明が解決しようとする課題〕

上記従来技術は回線から受信したデータに誤りがあった
場合の配慮がされていない、すなわち、受信バッファに
格納後下位レイヤプロトコル処理部において受信データ
に関する誤りを検出した場合、格納済の受信バッファに
対して下位レイヤプロトコル処理部は何もせず、上位レ
イヤプロトコル処理部に誤りのあることを通知すること
により、以降の処理を上位レイヤプロトコル処理部に委
ねる。

「以降の処理」とは具体的には誤りのある受信データを
格納している受信バッファを、再度空きバッファとして
受信バッファプールのバッファチエインにつなぎ直すこ
とである。

この為、データに誤りのあった場合のバッファ処理を上
位レイヤプロトコル処理部が行なうことになり、上位レ
イヤプロトコル処理部の負荷が減少せず、通信制御装置
の処理能力が向上しないという問題に加えて、バッファ
管理を誤りのない場合は下位レイヤプロトコル処理部、
誤りのあった場合は上位レイヤプロトコル処理部が行な
うことになり、両プロトコル処理部内のプログラムの機
能分担が不明確になるという問題点があった。

本発明の目的はデータに誤りがあった場合の受信バッフ
ァの再使用処理を下位レイヤプロトコル処理部で実行さ
せることにより、上位レイヤプロトコル処理部の負荷を
減少させ、上位レイヤプロトコル処理部のプログラムを
簡単にすることにある。

〔課題を解決するための手段〕

上記目的は下位レイヤプロトコル処理部内に取り込んだ
該当レイヤのプロトコルヘッダとヘッダ以降のデータが
格納される受信バッファとの対応関係を保持する手段を
設け、プロトコルヘッダを用いてプロトコル処理を行な
い、誤りがあった場合はそのデータが格納されている受
信バッファを空バツフア情報を保持する手段に登録し、
更に誤りのあったデータを除いて受信バッファチエイン
を下位レイヤ処理部のみの処理でつけ直すことにより上
位レイヤプロトコル処理部へ負荷を−切かけることなく
、上位レイヤプロトコル処理部に対して、誤りのない連
続したフレームのみを提供することができる。

〔作用〕

第１図の下位プロトコル処理部１００内のＲＡＭ１６０
中のヘッダ・バッファ対応表１６１は回線制御部１３０
から受信したフレームの、データ部分を格納するバッフ
ァのアドレスと受信フレームのヘッダを、対にして保持
する。ＣＰＵｌｌ０はバッファメモリインタフェース１
５０を介してバッファヘッダを読み込み、読み込んだバ
ッファのヘッダに設定しである次の受信バッファのアド
レスをヘッダ・バッファ対応表１６１に格納する。

フレームを回線から受信するとＣＰ　Ｕ　１１０は回線
制御部１３０から受信フレームを読み出しヘッダ部をヘ
ッダ・バッファ対応表１６１中の、次に使用することを
指定された欄に格納すると共に表中のバッファアドレス
をバッファメモリインタフェース１５０に設定し、受信
フレームのデータ部分を受信バッファに転送する。その
後格納されているヘッダをもとに手順処理を行なう。

手順処理中に誤りを検出した場合は、 （１）対応するバッファのアドレスを対応表１６１から
検索し、検索したアドレスを対応表中の登録ずみ空き受
信バッファの末尾に書き込む。

（２）下位プロトコル処理部は一連の受信フレームの手
順処理終了後に以下の処理を行なうことにより受信バッ
ファチエインをつけ直す。すなわち、誤りのあるフレー
ムが格納されているバッファ以降の、誤りのないフレー
ムが格納されているバッファのアドレスを、誤りのある
フレームの直前のフレームが格納されているバッファの
バッファヘッダヘパラフアメモリインタフェースを介し
て転送する。

上記（１）、　（２）により、誤りのあるフレー１１を
格納した受信バッファを上位プロトコル処理部が介入す
る事無く再利用することができる。また上位プロ１−コ
ル処理部は常に手順上誤りのないフレームを連続利用す
ることができる。

〔実施例〕

以下、本発明の一実施例を図により説明する。

第１図は本発明の対象となる通信制御装置の一実施例で
ある。下位プロトコル処理部１００、上位プロトコル処
理部２００、バッファメモリ３００がバス４００により
結合されている。

下位プロトコル処理部１００は、内部に回線制御部１３
０．ＣＰＵｌｌ０、プログラムを格納する読みだし専用
メモリ（ＲＯＭ）１２０、上位プロトコル処理部からの
コマンドや、上位プロトコル処理部へのステータスの送
受用のレジスタとその制御を行なう上位ＣＰＵインタフ
ェース１４０゜バッファメモリ３００と情報を送受する
ためのＤＭＡＣ（ダイレクトメモリアクセスコントロー
ラ）等を含むバッファメモリインターフェイス１５０、
ＣＰＵ１．１０のワークメモリとして使用するＲＡＭ１
６０が内部バス１７０で結合している。

ＲＡＭ１６０には１通常の通信制御装置に使用されてい
る状態管理テーブル１６５、ハードウェア制御テーブル
１６６等に加えて、ヘッダ・バッファ対応表１６１と、
ヘッダ・バッファ対応表へのポインタとして手順処理ポ
インタ１６２、現受信ポインタ１６３、次空バッファ格
納ポインタ１６４が格納されている。

バッファメモリ３００には、バッファ３１０が格納され
ている。バッファは通常、送信用と受信用が別々に管理
されるが、本実施例では受信用のバッファについてのみ
記述する。バッファ３１０は、データを格納する部分（
データエリア）３１１とバッファ自体の管理情報を格納
するバッファヘッダ３１２から構成される。バッファヘ
ッダ３１２には、バッファの大きさや１次のバッファへ
のポインタが含まれる。

データの送受信時の各要素の概略動作は以下の通りであ
る。

（１）データ送信時 上位プロトコル処理部は担当するレイヤのプロトコル処
理を完了したデータをバッファに格納し、下位プロトコ
ル処理部に対して送信コマンドを上位ＣＰＵインタフェ
ース１４０を介して発行する。バッファの指定方法は （ａ）バッファのアドレスを送信コマンドのパラメータ
として与える。

（ｂ）あらかじめ個々の送信バッファの先頭アドレスを
下位プロトコル処理部に登録しておき、「何番目」かの
情報を送信コマンドのパラメータとして与える。

等の方法がとられる。

下位プロトコル処理部のＣＰＵＩ　１０は上位ＣＰＵイ
ンタフェース１４０から送信コマンドを取り出し、−旦
バッファヘッダ３１２をバッファメモリインタフェース
１５０を介して読み取り、ヘッダ内の情報からデータエ
リアの大きさと次の送信バッファのアドレスを得る。下
位プロトコル処理部でＣ：ＰＵｌｌｏが下位プロトコル
のプロトコルヘッダを作成し、回線制御部１３０に対し
てプロトコルヘッダ、送信バッファ内のデータの順に書
き込む。送信バッファ内のデータの書き込みは先程のヘ
ッダ情報読み込みで得た情報から、バッファメモリイン
タフェース１５０のＤＭＡＣにデータエリア開始アドレ
ス、データサイズを設定してＤＭＡＣを起動し、ＤＭＡ
転送する。

（２）データ受信時 回線制御部１３０から報告を受けたＣＰＵ１１０は自己
の処理すべきプロトコルヘッダ部分を取り込み、残りの
データは予めバッファメモリインタフェース１５０を介
してアドレスをバッファメモリ３００から読み込んでい
た受信用空きバッファに転送する。

読みこんだヘッダを用いて下位プロトコル処理部は手順
処理（プロトコル処理）を行ない、誤りのないフレーム
であれば上位ＣＰＵインタフェース１４０を介して上位
プロトコルヘッダ２００に通知する・ 最初の受信バッファのアドレスは、送信時と同様上位プ
ロトコル処理部がコマンドのパラメータとして与える。

以上は正常時の概略処理であり、受信時の詳細動作を以
下に説明する。

（１）コマンド又は初期化処理で受信空バッファの先頭
アドレスを、上位プロトコル処理部が上位ＣＰＵインタ
フェースを介して下位プロトコル処理部へ与える。

（２）下位プロトコル処理部１００（７）ＣＰＵＩＩＯ
は与えられた受信空きバッファの先頭アドレスをバッフ
ァメモリインタフェース１５０に設定しバッファメモリ
３００がら受信空きバッファ３１０のヘッダ３１２を読
み込む。

（３）読み込んだヘッダから、データエリア３１０の先
頭アドレスを、次空きバッファ格納ポインタ１６４の指
すヘッダ・バッファ対応表１６１のバッファアドレスエ
リアに格納し。

次空きバッファ格納ポインタ１６４をヘッダ・バッファ
対応表の次のエントリを指すように更新する。

（４）　（２）で読み込んだヘッダから、次の受信空き
バッファのアドレスを再度バッファメモリインタフェー
ス１５０に設定し次のバッファのヘッダを読み込み、デ
ータエリア３１０の先頭アドレスを、次空きバッファ格
納ポインタ１６４の指すヘッダ・バッファ対応表１６１
のバッファアドレスエリアに格納し、次空きバッファ格
納ポインタ１６４をヘッダ・バッファ対応表の次のエン
トリを指すように更新する。この処理を繰り返すことに
より、ヘッダ・バッファ対応表１６１のバッファアドレ
スエリアには空き受信バッファのデータエリアの先頭ア
ドレスが格納される。なお、空きバッファの最後は、最
後を示すマーク（例えば′０′）をヘッダの次バッファ
アドレスエリアに上位プロトコル処理部が格納する。

（５）回線からフレームを受信したことを回線制御部１
３０がＣＰＵｌｌ０に通知すると、ＣＰＵＩＩＣ）は下
位プロトコル処理部が処理するレイヤのプロトコルヘッ
ダを現受信ポインタ１６３のさすヘッダ・バッファ対応
表のヘッダエリアへ格納する。ヘッダの格納が終了する
と現受信ポインタのさすヘッダ・バッファ対応表のバッ
ファアドレスエリアからバッファのデータエリアのアド
レスを取り出し、バッファメモリインタフェース１５０
のＤＭＡＣに設定し、受信したフレームのデータエリア
を受信バッファのデータエリアに格納する。

回線からフレームを受信し、ヘッダ・バッファ対応表に
未使用のバッファがある限り繰り返す。ヘッダ・バッフ
ァ対応表に未使用バッファがあるか否かは次空バッファ
格納ポインタ１６４と現受信ポインタ１６３の内容が一
致しているか否かで判断する。

（６）ＣＰＵＩＩＯは手順処理ポインタ１６２の指すヘ
ッダ・バッファ対応表のヘッダ格納エリアからヘッダを
取り出し、ＲＡＭ１６０内の状態管理テーブル１６５と
ヘッダによりプロトコル処理を行う。プロトコル処理上
で誤りが無ければ正常フレーム受信をステータスとして
上位ＣＰＵインタフェース１４０を介して上位プロトコ
ル処理部２００へ報告する。

手順処理ポインタ１６２、現受信ポインタ１６３、次受
信バッファ格納ポインタ１６４は初期化処理で何れもヘ
ッダ・バッファ対応表の先頭を指す様に設定する。

以上が正常の（プロトコル誤りのないフレ−ムを受信し
た）場合の詳細動作である。次にプロトコル誤りのある
フレームの処理を第２図を用いて説明する。

（７）第２図（Ａ）は受信空きバッファをバッファＮま
でヘッダ・バッファ対応表に読み込み済みであり、フレ
ームの受信もＮ個目のフレーム迄受信済みで、従ってバ
ッファＮまでフレームが格納されており、又ヘッダ・バ
ッファ対応表にはＮ個目のフレームのヘッダまで格納済
みである。

この状況でＣＰＵｌｌ０がプロトコル処理中に２番目の
バッファに誤りを検出した場合を例に取り説明する。

（８）プロトコル処理中のバッファのデータエリアのア
ドレスを手順処理ポインタ１６２を用いて検索し、次空
バッファ格納ポインタ１６４のさす位置に格納すると共
にポインタ１６４を更新する。（第２図（Ｂ））。この
処理によりバッファ２は空きバッファとして再利用され
る。

（９）バッファ３に格納されているフレームにプロトコ
ル誤りがない場合、バッファ１のヘッダの次バッファア
ドレスエリアの内容をバッファ３を指すように変更する
。この処理の一例を以下に示す。

（ａ）ヘッダ・バッファ対応表に′プロトコルエラー有
無ビット′　を各フレーム単位に設け１手順処理が終了
した時点で設定する６（ｂ）上位プロトコル処理部へ報
告する時点で、ヘッダ・バッファ対応表の′プロトコル
エラー有無ビット′　を検索し、プロトコル誤りがあっ
たバッファ以降で、最初にプロトコル誤りのないバッフ
ァのアドレスをプロトコル誤りのあったバッファの直前
のバッファのヘッダに書き込む。より具体的には。

バッファ１のアドレスをバッファメモリインタフェース
１５０のＤＭＡＣに設定し。

バッファ３のアドレスをバッファ１のヘッダに転送する
（第２図（Ｃ））。

（１０）バッファ２はヘッダ・バッファ対応表の末尾に
登録し直された訳であるから、最終空きバッファはバッ
ファＮでなくバッファ２である。バッファ２の実体もバ
ッファチエインの末尾にする（第２図（Ｄ））。

即ち。

（ａ）最末尾となるバッファ２のヘッダに１０′を設定
する。

（ｂ）バッファＮのヘッダにバッファ２のアドレスを設
定する。

以上の処理により、バッファＮからバッファ２へのバッ
ファチエインが形成され、バッファ２は末尾のバッファ
となる。

以上の説明において、バッファメモリインタフェース１
５０を介してバッファのヘッダ情報の下位プロトコル処
理部１００に読み込んだり、逆に次バッファのアドレス
をヘッダ部に書き込んだりする方法に付いては詳しく説
明していないが、−例をフローチャートとして第３図に
示す。即ち、ヘッダへの書き込みを例に取ると書き込む
転送先のヘッダのアドレスを転送先アドレスとしてバッ
ファメモリインタフェース１５０のＤＭＡＣに設定する
。次に転送すべき次バッファのアドレスを。

転送データとしてＤＭＡＣに設定する。その後ＤＭＡＣ
を起動する。

あるいはＤＭＡＣのインタフェースによっては転送すべ
き次バッファのアドレスが格納されているヘッダ・バッ
ファ対応表のエリアのアドレスを転送元アドレス、ヘッ
ダサイズを転送サイズとしてＤＭＡＣに設定する。

尚、ヘッダへの書き込みは下位プロトコル処理部１００
と上位プロトコル処理部２００が並行して行なう可能性
があるので、ヘッダセマフォビットを設けて排他制御を
行なう。すなわち、セマフォビットがｔ　Ｏ＋であれば
上位プロトコル処理部が使用可能であることを示し、（
′０′に設定するのは下位プロトコル処理部）、’ｌ’
であれば下位プロトコル処理部が使用可能であることを
示す。（′１′に設定するのは上位プロトコル処理部）
。バッファのデータ配置例を第４図に示す。

以上、本発明によれば、受信フレームに手順誤りが検出
され、次の受信バッファには既に次の受信フレームの格
納が開始している場合でも、誤りの発生したフレームを
格納した受信バッファを上位プロトコル処理部の介入な
しに再利用でき、しかも上位プロトコル処理部には誤り
のない連続した受信フレームとして渡せる。

〔発明の効果〕

本発明に依れば。

（１）上位プロトコル処理部のプログラムが単純になる
ので、プログラム開発が容易となる、（２）上位プロト
コル処理部の負荷が減少するので通信制御処理システム
全体の性能が向上する、という効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の機能ブロック図、第２図（
Ａ）〜（Ｄ）は下位プロトコル処理部のヘッダ・バッフ
ァ対応表とバッファメモリ内のバッファの関係を示した
説明図、第３図はバッファチエインつけかえ時のＤＭＡ
Ｃ起動のフローチャート、第４図はバッファのデータ配
置例を示すデータフォーマント図である。 １６１・・・ヘッダ・バッファ対応表、１６２・・・手
順処理ポインタ、１６３・・・現受信ポインタ、１６４
・・・次空きバッファ格納ポインタ、１５０・・・バッ
ファメモリインタフェース、３１０・・・バッファ、Ｚ
　ｚ　　図　（Ａ） 第　２　　１１２１　　ＣＢジ 秀２図（す ３１２　　へ゛／Ｚ１ヘブｙ゛ γ　２　図　（Ｄジ ３１？　ハゾフ７へゾク゛ 第　３　　図

Claims (1)

1. 【特許請求の範囲】 １、下位レイヤプロトコル処理を行なう手段と、上位レ
   イヤプロトコル処理を行なう手段と、バッファメモリが
   バスを介して接続されている通信制御処理装置であつて
   、下位プロトコル処理を行なう手段が、 １）バッファメモリ中の空き受信バッファアドレスを読
   込み、空きバッファ情報として保持する手段と、 ２）受信バッファのヘッダ情報を書き込む手段、を有す
   る通信制御装置において、上記下位レイヤプロトコル処
   理を行なう手段中に、回線から受信したフレームの、自
   身で処理するレイヤに対応するプロトコルヘッダを取り
   込み、ヘッダとヘッダ以降のデータが格納されるバッフ
   ァメモリ中の受信バッファとの対応を保持する手段を設
   け、プロトコル上の誤りが受信フレームにあつた場合に
   、データを格納済みの当該フレームに対応する受信バッ
   ファを、再度空きバッファとして保持し、再使用すると
   ともに、誤りのあるフレームの直前のフレームが格納さ
   れているバッファと、誤りの発生したフレーム以後に最
   初に受信した誤りのないフレームが格納されている受信
   バッファを、前者のバッファヘッダを用いてチエインす
   る手段を設けたことを特徴とするバッファ管理機能を有
   する通信制御装置。