JPH0776932B2

JPH0776932B2 - デ−タ伝送方式

Info

Publication number: JPH0776932B2
Application number: JP60273370A
Authority: JP
Inventors: 一男安江
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-12-07
Filing date: 1985-12-06
Publication date: 1995-08-16
Anticipated expiration: 2010-08-16
Also published as: JPS61269444A; US4882705A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報を伝送する伝送路と、この伝送路に接続さ
れ情報の授受を行う複数の装置とを有するデータ伝送シ
ステムに係り、特にシステムの状態のモニタリングと蓄
積（以下、トレースと呼称する）機能のあるフアームウ
エアを実行することができるデータ伝送装置に関するも
のである。

〔従来の技術〕

従来のデータ伝送システムの一例が米国特許第4,335,42
6号明細書に開示されている。

従来のトレース機能は、あらゆる条件のトレース機能を
サポートする場合、一般には常に使う必要がなくても予
め内蔵されるフアームウエアに格納するという方法が採
られている。

〔発明が解決しようとする問題点〕

上記のような従来の方法では、常に使う必要がなくても
予め内蔵されるフアームウエアに格納しなければならな
いため、フアームウエアのステツプ数が増大し、また、
通常のフアームウエア処理の性能が低下するなどの欠点
がある。また、読出専用記憶装置にフアームウエアが書
き込まれているとき、ユーザが運用中、保守時に特定の
ところでフアームウエアのトレースを取りたい場合に
は、予め内蔵されいるフアームウエアにトレース機能が
付いていないため、全くトレースが取れないという問題
点があり、また、従来のファームウェア変更方法によれ
ば、装置単体で変更することを主眼としていたため、シ
ステム運用中にファームウェアの内容を変更することは
不可能であった。

〔問題点を解決するための手段〕

本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は予め内蔵されたフアームウエアを変更することなく、
トレース機能を必要とするときのみ、通常のデータ転送
と全く同じ寸法でトレース機能のあるフアームウエアを
実行することができるデータ伝送方式を提供することに
ある。

このような目的を達成するため、本発明は、複数の装置
のうち第１の装置からの第１のコマンドに応じて割り込
み処理により第２の装置に任意のファームウェアをロー
ドするロード手段と、第１の装置からの第２のコマンド
に応じて割り込み処理により第２の装置に任意のアドレ
ス値を設定する設定手段とを備え、第２の装置が現在実
行しているファームウェアのアドレスと設定手段により
設定されたアドレス値とが一致した場合に、ロード手段
によりロードされたファームウェアをサブルーチンコー
ルするようにし、さらに第１の装置からの第３のコマン
ドに応じて割り込み処理により第２の装置におけるロー
ド手段によりロードしたファームウェアへのサブルーチ
ンコールを抑止するようにしたものである。

〔作用〕

フアームウエアをアクセスするアドレスと設定した値と
一致すると特定のアドレスにプランチする機能を外部か
らのコマンドより操作する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の適用されるデータ伝送システムの一例
を示す説明図である。

本発明の理解を容易にするため、まず、これについて説
明する。

図において、1,2・・・４はそれぞれデータ伝送装置、1
1,12・・・・14はこれら各データ伝送装置１〜４間のル
ープ系伝送路で、このデータ伝送システムは複数のデー
タ伝送装置１〜４とループ系伝送路11〜14から構成され
ている。

第２図は本発明の一実施例を示すブロツク図である。

この第２図において第１図と同一符号のものは相当部分
を示し、データ伝送装置１〜４は、それぞれ伝送路制御
回路21とこの伝送路制御回路21を制御し各種情報の授受
を行うプロセツサ22およびデータバス23,伝送路制御回
路21を制御するための制御信号を伝送する信号線群24,
割込信号をプロセツサ22に送出する割込線25から構成さ
れている。

第３図はこの第２図の実施例におけるプロセツサ22に係
る部分を抽出した構成例をブロツク図である。

この第３図において第２図と同一符号のものは相当部分
を示し、31はマイクロ命令アドレスレジスタ（以下、MA
Rと呼称する）、32はこのMAR31と一致したい内容を入れ
るための一致アドレスレジスタ（以下、CARと呼称す
る）、33はMAR31の出力とCAR32の出力を比較する比較回
路で、この比較回路33はMAR31の出力とCAR32の出力が一
致したとき一致信号CSを発生するように構成されてい
る。

34はこの一致信号CSを有効にするための起動フリツプフ
ロツプ35はこの起動フリツプフロツプ34の出力と比較回
路33からの一致信号CSを入力としてこれら両入力の論理
積をとるアンド回路、36はアンド回路35からのセレクト
信号（一致信号）SS₁を入力とし上記一致信号CSを１サ
イクル間セツトするフリツプフロツプ、37は書込みと読
出しが可能な記憶装置（以下、RAMと呼称する）、38は
読出し専用の記憶装置（以下、ROMと呼称する）、39は
ブランチマイクロ命令の内容を示す値（以下、定数39と
呼称する）、40はセレクタ、41はこのセレクタ40の出力
を入力とするマイクロ命令レジスタ（以下、MIRと呼称
する）、42はマイクロプログラム制御回路である。

そして、SS₂,SS₃はそれぞれMAR31の上位１ビツトおよび
フリツプフロツプ36からセレクタ40に供給されるセレク
ト信号を示し、オーOD₁,OD₂はそれぞれRAM37およびROM3
8からセレクタ40に供給される出力データを示す。

さらに、26はマイクロ命令レジスタ41の出力データ、27
はマイクロ命令アドレスレジスタ31の出力データ、28は
マイクロ命令アドレスレジスタ31の入力データを示す。

なお、セレクタ40の働きは、SS₂＝0,SS₃＝０の場合はOD
₂をセレクトし、SS₂＝1,SS₃＝０の場合はOD₁をセレクト
し、SS₂＝0,SS₃＝１又はSS₂＝1,SS₃＝１の場合は定数39
をセレクトする。

第４図はこの第３図の実施例におけるマイクロプログラ
ム制御回路42に係る部分を抽出した構成例を示すブロツ
ク図である。

この第４図において第３図と同じ符号のものは相当部分
を示す。101はサブルーチンコール，割込，またはマイ
クロ命令（定数39）が実行されるとMAR31の内容をホー
ルドするメモリ（以降RTAと称す）、102はRTA101のアド
レスを示すレジスタ（以降RTCと称す）、103はマイクロ
命令を実行するためのマイクロ命令実行処理部、104は
定数Ｎ、105はマイクロ命令の実行を無効にするための
フリツプフロツプ、106はマイクロ命令のアドレスを＋
１をカウントアツプする演算回路、107は定数Ｍ、111は
RTC102を＋１カウントアツプする信号線、112はRTC102
を−１カウントダウンする信号線、113はRTA101の出力
データ、115は演算回路の出力データ、108はセレクタ回
路、SS₅,SS₆はセレクタ回路108の入力となるデータ113
〜115,定数Ｍをセレクトする信号である。セレクタ回路
108の働きは、SS₅＝0,SS₆＝０（通常のマイクロ命令の
実行）の場合は出力データ115がセレクトされ、SS₅＝0,
SS₆＝１（割込信号25が発生後１サイクル間）の場合は
定数Ｎがセレクトされ、SS₅＝1,SS₆＝０（マイクロ命令
（定数39）が実行）の場合は定数Ｍがセレクトされ、SS
₅＝1,SS₆＝１（サブルーチンを抜け出すマイクロ命令の
実行）の場合は出力データ113がセレクトされる。

第５図は本発明に適用される一般的なフレームの形式を
示す説明図である。

伝送路11〜14（第１図参照）に流れる一般的なフレーム
は、“01111110"を示すフラグパターンF,送信先のアド
レスを示す送信先アドレスDA,送信元のアドレスを示す
送信元アドレスSA,制御情報C,データ情報Ｉおよびフレ
ームチエツクシーケンスで巡回冗長検査を行う検査ビツ
トFCSから構成されている。

なお、上記データ情報Ｉは、フレームの構成の一部とし
ては省略されることもある。

つぎに第２図に示す実施例の動作を第１図，第３図，第
４図および第５図を参照して説明する。

いま、第１図に示すデータ伝送装置４が、データ伝送装
置１に対して、特定の処理ルーチンに対して、トレース
情報を取りたいと仮定する。

まず、データ伝送装置４はトレース情報を取るためのフ
アームウエアを含んだ内容を第５図に示すフレームのフ
オーマツトにしたがつてデータ伝送装置１宛にコマンド
Ａとして送信する。そしてデータ伝送装置１の伝送路制
御回路21（第２図参照）がコマンドＡのフレームを受信
すると、伝送路制御回路21内の図示しないバツフアにフ
レームを書込み、割込線25の割込信号を発生させ、プロ
セツサ22に知らせる。

つぎに、このプロセツサ22内の第３図に示すマイクロプ
ログラム制御回路42は割込信号により第２図に示す伝送
路制御回路21内のバツフアを信号線群24とデータバス23
を通じて第５図に示すフレーム内の制御情報Ｃを読取る
ことによりコマンドＡと解釈し、更に、フレーム内にあ
るデータ情報Ｉを信号線群24とデータバス23を介してRA
M37に書込み、コマンドＡの動作を終了する。ここで、
このRAM37に書込まれたフアームウエアをこの実施例で
は以降フアームウエアＦと呼称する。

このようにして、データ伝送装置４がデータ伝送装置１
のRAM37にフアームウエアＦを書込んだ後、データ伝送
装置１内のCAR32および起動フリツプフロツプ34にセツ
トしたい情報をコマンドＡを送信したときと同じ方法に
より、データ伝送装置１に送出する。そして、データ伝
送装置１の伝送路制御回路21（第２図参照）がコマンド
Ｂのフレームを受信すると、割込線25の割込信号を発生
させ、プロセツサ22に知らせる。

プロセツサ22内のマイクロプログラム制御回路42は割込
信号により伝送路制御回路21のバツフアをアクセスし、
フレーム内の制御情報Ｃを読取ることによりコマンドン
Ｂと解釈し、フレーム内にあるデータ情報Ｉを信号線群
24とデータバス23を通じてCAR32に、データ伝送装置４
により指定された値（この実施例では以降“X"とする）
をCAR32にセツトし、さらに、起動フリツプフロツプ34
に論理値“1"をセツトし、コマンドＢの動作を終了す
る。

そして、データ伝送装置１は起動フリツプフロツプ34に
セツトされると、本来のマイクロ命令実行処理中MAR31
の値が“X"の値になる。すると、比較回路33の出力信号
線に得られる一致信号CSがオンとなり、さらに、アンド
回路35の出力信号線に得られるセレクト信号（一致信
号）SS₁がオンとなり、フリツプフロツプ36が１サイク
ルの間オンとなるため、セレクタ40は定数39を強制的に
セレクトし、MIR41にセツトされる。ただし、このフリ
ツプフロツプ36が１サイクル間オンの間、アドレスのカ
ウントアツプは抑止される。

更に、マイクロプログラム制御回路42内において、その
マイクロ命令（定数39）を第４図のマイクロ命令実行処
理部103により実行すると、現在のMAR31の値“X"の次に
アウセスするアドレスは、第４図のRTA101にデータ線26
を通して入力されてRTC102に示されるアドレスにセツト
され、RTC102が信号111により＋１カウントアツプす
る。一方、マイクロ命令（定数39）が実行されると、SS
₅＝1,SS₆＝０が発生し、定数ＭがセレクトされてMAR31
に「Ｍ」の値がセツトされる。更に信号116も発生し、
１サイクル間フリツプフロツプ105がセツトされ、次の
マイクロ命令がＮＰ動作（何も動作しない）する。

従つて、MAR31にコマンドンＡによりRAM37に書込まれた
フアームウエアＦの先頭アドレスを示す値「Ｍ」がセツ
トされ、以降、フアームウエアＦが実行される。

このようにして、一連のフアームウエアが実行される
と、マイクロプログラム制御回路42内のレジスタにホー
ルドされた値をMAR31にセツトする命令（以後、この実
施例では（Ｅ）とする）を実行すると、マイクロ命令実
行処理部103によりSS₅＝1,SS₆＝１となり、RTC102に示
されるアドレスからRTA101を読出し、その出力データ11
3がセレクタ108によりセレクトされMAR31にセツトされ
ることにより、元のアドレスに戻る。このとき、RTC102
は信号112によりカウントダウンする。また、信号116も
発生して１サイクル間フリツプフロツプ105がセツトさ
れ、次のマイクロ命令がＮＰ動作する。

以上の動作をタイムチヤートで示すと第６図に示すよう
になる。

この第６図において、（ａ）はMAR31,（ｂ）はMIR41,
（ｃ）はCAR32の各タイムシーケンスを示したものであ
り、（ｄ）はアンド回路35の出力であるセレクト信号SS
₁を示し、（ｅ）はフリツプフロツプ36,（ｆ）はセレク
タ40,（ｇ）はRTA101,（ｈ）はRTC102,（ｉ）フリツプ
フロツプ105の各タイムシーケンスを示したものであ
る。

すなわち、前述の動作は、データ伝送装置４がデータ伝
送装置１に書込まれたフアームウエアＦはサブルーチン
コールとして実行することになり、データ伝送装置１の
起動フリツプフロツプ34がリセツトされない限り、MAR3
1の値がＸになるたびにフアームウエアＦが実行され、
目的とするマイクロアドレスレベルのトレースがとれ
る。さらに、予めデータ伝送装置１に格納されているフ
アームウエアを変更する必要がないため、運用上混乱を
起さない。

そして、この実施例では、フアームウエアＦの内容はフ
アームウエアＦが実行されるだびにデータ伝送装置１内
で処理されたコマンドをRAMエリアに順番に格納してゆ
く処理と、フアームウエアＦの処理回数をRAMエリアに
格納する機能を備えている。

この格納されたRAM37の中身は、全データ伝送装置から
コマンドＣにより読取ることができる。

例えば、データ伝送装置４がデータ伝送装置１に対して
コマンドＣを転送すると、データ伝送装置１の伝送路制
御回路21がコマンドＣのフレームを受信し、割込線25の
割込信号を発生させ、プロセツサ22に知らせる。

そして、プロセツサ22内のマイクロプログラム制御回路
42は上記割込信号によりフレームの中身を読取り、フレ
ーム内の制御情報Ｃを読取ることによりコマンドＣと解
釈し、RAM37内にあるトレース情報をデータバス23を介
して伝送路制御回路21に送る。

さらに、このマイクロプログラム制御回路42が伝送路制
御回路21に対して、第５図に示すフレームのフオーマツ
トにしたがつて伝送路制御回路21を起動することによ
り、フラグパターンF,送信先アドレスDA,送信元アドレ
スSA,制御情報C,データ情報I,検査ビツトFCS,フラグパ
ターンＦの順にデータ伝送装置１あてに送る。

また、トレースの機能を行う必要がなくなつたときに
は、データ伝送装置４からコマンドＤをデータ伝送装置
１に送ることにより、達成することができる。このコマ
ンドンＤをデータ伝送装置１内の伝送路制御回路21（第
２図参照）が受信すると、割込線25の割込信号を発生さ
せ、プロセツサ22に知らせる。そして、このプロセツサ
22内のマイクロプログラム制御回路42は、上記割込信号
によりデータバス23を介してフレームの中身を読取り、
フレーム内の制御情報Ｃを読取ることによりコマンドＤ
と解釈し、起動フリツプフロツプ34をリセツトし、コマ
ンドＤの処理を終了する。したがつて、MAR31とCAR32の
値が一致したとしても、アンド回路35の信号出力線のセ
レクト信号（一致信号）SS₁が発生しなくなり、定値39
の値がMIR41に設定されることがなくなる。

このように、例えば、データ伝送装置４からデータ伝送
装置１に特定のコマンドを送出すると、上記データ伝送
装置１がフアームウエアをアクセスするアドレスと任意
の値を設定する手段によつて設定した値に一致したとし
てもサブルーチンコールしない。

上述の例では、ループ状伝送路を介したデータ伝送装置
に対する場合を例にとつて説明したが、本発明はこれに
限定されるものではなく、例えば、第７図に示すよう
に、データ伝送装置51がデータ伝送装置52に伝送路511
を介して情報の伝送を行う方法と、第８図に示すよう
に、データ伝送装置61がデータ伝送装置62に伝送路611
を介して情報の伝送を行う方法と、第９図に示すよう
に、データ伝送装置712に情報の伝送を行寸法およびデ
ータ伝送装置711がデータ伝送装置721に情報の伝送を行
う方法（コマンド転送途中にあるデータ伝送装置の処理
はコマンドを変換する処理があるだけで他は全く上記例
と同じ）などが考えられるが、これらはすべて本発明に
含まれる。

また、第３図において起動フリツプフロツプ34と一致ア
ドレスレジスタ32が１個づつしか用いてないが、この様
な回路を複数を用いることもでき、更に、第４図の定数
Ｍもマイクロ命令実行により変えるパスを用いたとして
も、本発明に含まれることは言うまでもない。

なお、上記第８図の63,64はそれぞれデータ伝送装置を
示し、第９図の71〜78および713,722〜723はそれぞれデ
ータ伝送装置を示す。

以上、本発明を伝送路上のフレーム転送による方法を例
にとつて説明したが、本発明はこれに限定されるもので
はなく、装置内の内部バスを含めあらゆるインタフエー
スにも当て嵌まることは云うまでもない。

〔発明の効果〕

以上したように、本発明によれば、フアームウエアをア
クセスするアドレスと一致すると特定のアドレスにブラ
ンチする機能を外部からのコマンドにより操作できるよ
うにすることにより、予め格納されているフアームウエ
アの内容を変えることなく、トレース機能を必要とする
ときのみ、トレース機能のあるフアームウエアを実行す
ることができ、さらに、ロードしたファームウェアの実
行開始および終了を遠隔制御でき、システム運用中であ
ってもファームウェアによる処理の変更を可能にするこ
とができるので、実用上の効果は極めて大である。

【図面の簡単な説明】

第１図は本発明の適用されるデータ伝送システムの例を
示す説明図、第２図は本発明の一実施例を示すブロツク
図、第３図は第２図のプロセツサに係る部分を抽出した
構成例を示すブロツク図、第４図は第３図のマイクロプ
ログラム制御回路に係る部分を抽出した構成例を示すブ
ロツク図、第５図は本発明に適用される一般的なフレー
ムの形式を示す説明図、第６図は本発明の動作説明に供
するタイムチヤート、第７図，第８図および第９図は本
発明の適用されるデータ伝送システムの他の例を示す説
明図である。１〜４……データ伝送装置、11〜14……伝送路、21……
伝送路制御回路、22……プロセツサ、31……マイクロ命
令アドレスレジスタ、32……一致アドレスレジスタ、33
……比較回路、34……起動フリツプフロツプ、35……ア
ンド回路、36,105……フリツプフロツプ、37,38……記
憶装置、39,104,107……定数、40,108……セレクタ、41
……マイクロ命令レジスタ、42……マイクロプログラム
制御回路、101……メモリ、102……レジスタ、103……
マイクロ命令実行処理部、106……演算回路、51,52,61
〜64,71〜78……データ伝送装置、511,611……伝送路、
711〜713,721〜723……データ伝送装置。

Claims

【特許請求の範囲】

【請求項１】情報を伝送する伝送路と、この伝送路に接
続され、内部に格納されているファームウェアを実行す
ることにより伝送路を介した情報の授受を行う複数の装
置とを有するデータ伝送システムにおいて、前記複数の装置のうち第１の装置からの第１のコマンド
に応じて割り込み処理により第２の装置に任意のファー
ムウェアをロードするロード手段と、前記第１の装置からの第２のコマンドに応じて割り込み
処理により前記第２の装置に任意のアドレス値を設定す
る設定手段とを備え、前記第２の装置が現在実行しているファームウェアのア
ドレスと前記設定手段により設定されたアドレス値とが
一致した場合に、前記ロード手段によりロードされたフ
ァームウェアをサブルーチンコールするようにしたこと
を特徴とするデータ伝送方式。
【請求項２】情報を伝送する伝送路と、この伝送路に接
続され、内部に格納されているファームウェアを実行す
ることにより伝送路を介した情報の授受を行う複数の装
置とを有するデータ伝送システムにおいて、前記複数の装置のうち第１の装置からの第１のコマンド
に応じて割り込み処理により第２の装置に任意のファー
ムウェアをロードするロード手段と、前記第１の装置からの第２のコマンドに応じて割り込み
処理により前記第２の装置に任意のアドレス値を設定す
る設定手段とを備え、前記第２の装置が現在実行しているファームウェアのア
ドレスと前記設定手段により設定されたアドレス値とが
一致した場合に、前記ロード手段によりロードされたフ
ァームウェアをサブルーチンコールし、前記第１の装置からの第３のコマンドに応じて割り込み
処理により前記第２の装置における前記ロード手段によ
りロードしたファームウェアへのサブルーチンコールを
抑止するようにしたことを特徴とするデータ伝送方式。