JPH01259323A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、π−共役系高分子を半導体層とした電界効
果型トランジスタ（以下、ＦＥＴ素子と略称する）を液
晶駆動制御に用いた液晶表示装置に関するものである。

〔従来の技術〕

従来の液晶表示装置は画素数を増やす場合、帯状の透明
電極列を直交して対向させただけの単純マトリクス液晶
パネルを用いてきた。この場合、最大走査電極数は求め
る画像の許容最低コントラスト比によってほぼ決められ
、６０〜１００本程度である。このため、信号電極を２
分割にしたり、マトリクス液晶パネルを２層積み重ねた
りすることによって、１画面内に組み込む走査電極数を
等価的に増加させる工夫が試みられてきた。しかし、い
ずれも技術的な限界があり、それほど有効な手段ではな
かった。

第３図は従来の液晶表示装置の構成図であるが、画素間
のクロストークを除去する抜本的な方法としては、この
図に示すように各画素電橋１３をＦＥＴ素子などの画素
選択用スイッチ１４で分離し、これらに独立に濃淡信号
電圧を印加することが考えられる。なお、Ｘ、〜Ｘ４は
走査電極、Ｙ１〜Ｙ４は信号電掘である。これを実現す
る方法として、「液晶一応用編」、岡野光治・小林駿介
共編、培風館に示されているように、単結晶シリコン板
、多結晶シリコン板、あるいはアモルファスシリコン薄
膜上にＦＥＴ素子と液晶表示部を作成し、これを液晶表
示装置とすることが試みられている。すなわち、単結晶
シリコン、多結晶シリコン、あるいはアモルファスシリ
コンのいずれかを用いたＦＥＴ素子を各画素電極１３に
付属させ、このＦＥＴ素子を液晶駆動用のスイッチ１４
とすることによって、大面積の液晶表示装置を多数の個
々の小さな液晶表示装置に分難し、別々に動作させるわ
けである。

第４図は従来の液晶表示装置の断面図であり、図におい
て、１は基板、２はゲート電極、４はソース電極、５は
ドレイン電極、６は半導体層、８は液晶層、１６はアル
ミニウム膜、１７は保護膜である。

次に、この装置の基本的な動作の仕方を説明する。ずな
わち、ＦＥＴ素子１１と液晶表示部１２をアルミニウム
膜１６によって直列に接続し、両者間に液晶を駆動する
のに充分な電圧を印加しておく。そしてこの時、ＦＥＴ
素子１１のゲート電極２にゲートを開けることのできる
ゲート電圧を印加すると、ＦＥＴ素子１１のソース電極
４とドレイン電極５の間の半導体層となるアモルファス
シリコン膜６の抵抗が低下して液晶表示部１２に電圧が
印加され、液晶８が駆動する。逆にゲートを閉じると液
晶８が駆動せず、付属させたＦＥＴ素子１１のゲート電
圧だけで液晶８の駆動を制御できることになる。このた
め、個々の液晶表示装置を集めて大面積化した場合でも
、個々の液晶表示装置に付属させたＦＥＴ素子のゲート
電圧を走査するだけで、個々の液晶表示装置の駆動を制
？Ｔｉｌでき、大画面表示ができることになる。

〔発明が解決しようとする課題〕

しかし、単結晶シリコン板あるいは多結晶シリコン板を
用いた液晶表示装置は材料的に大面積化が困難であり、
また非常に高価である。また第４図に示したようなアモ
ルファスシリコン薄膜を用いた液晶表示装置は大面積化
が比較的容易で安価である反面、均質な、かつ特性が優
れた膜を得にくい欠点がある。また、上記の単結晶シリ
コン。

多結晶シリコン、およびアモルファスシリコンのいずれ
を用いる場合においても、無機系の材料であるため熱膨
張や収縮、衝撃によって割れやすく、装置の信頼性が劣
るという問題があった。

この発明は上記のような問題点を解消するためになされ
たもので、装置の大面積化を容易にするとともに、装置
の信頼性を向上させ、製造コストを低減することのでき
る、安価で優れた性能を有する液晶表示装置を得ること
を目的とする。

〔課題を解決するための手段〕

この発明に係る液晶表示装置は、駆動部に用いるＦＥＴ
素子の、半導体層を第１のπ−共役系高分子で形成し、
ソース電極を第２のπ−共役系高分子で形成し、ドレイ
ン電極を第３のπ−共役系高分子で形成し、ゲート電極
を第４のπ−共役系高分子または金属で形成し、絶縁膜
を有機物で形成するようにしたものである。

〔作用〕

この発明においては、駆動部に用いるＦＥＴ素子の半導
体層、ソース電極、ドレイン電極、および絶縁膜を有機
系の材料を用いて構成することにより、熱膨張や収縮、
衝撃によっても割れにくくなり、装置の信頼性が向上し
、また容易に均一な薄膜を得やすくなり、装置の大面積
化が容易かつ可能になり、更に製造コストを低減できる
。また、π−共役系高分子を半導体として用いることに
より、アモルファスシリコン薄膜を用いた場合と同等あ
るいはそれ以上の優れた性能を提供することができる。

〔実施例〕

第１図はこの発明の一実施例による液晶表示装置の断面
図であり、図において、１は基板、２は基板１の片面に
設けられたゲート電極、３は基板１およびゲート電極２
上に設けられたゲート絶縁膜、４はゲート絶８ｉ膜３上
に設けられたソース電極、５は同じくゲート絶縁膜３上
にソース電極４と分離して設けられたドレイン電極、６
はゲート絶縁膜３．ソース電極４．およびドレイン電極
５上に設けられた半導体層であり、これら２ないし６は
液晶表示装置の内、ＦＥＴ素子の部分１１である。また
、７はＦＥＴ素子１１のドレイン電極５と接続した電極
、８は液晶表示層、９は透明電極、１０は偏光板付基板
である。なお、電極７および電極９には配向処理を施し
ており、上記７ないし１０は液晶表示装置の内、液晶表
示部１２である。

ここで、この実施例による液晶表示装置に用いる材料と
しては以下に述べるものがある。

基板１および基板１０としてはガラスが一般に用いられ
るが、ポリエステルフィルム、ポリイミドフィルム等の
高分子膜を用いることもでき、絶縁性のものならば、い
ずれも使用可能である。

ゲート電極２．ソース電極４．ドレイン電極５゜半導体
層６を形成するπ−共役系高分子としては、ポリピロー
ル、ポリ　（Ｎ−置換ビロール）、ポリ（３，４−二置
換ピロール）、ポリチオフェン。

ポリ　（３−置換チオフェン）、ポリ（３，４−二置換
チオフェン）、ポリアニリン、ポリアズレン。

ポリビニレン、ポリカルバゾール、ポリ（Ｎ−１Ｆ換カ
ルバゾール）、ポリセレノフェン、ポリフラン、ポリ　
（２，５−フリレンビニレン）、ポリベンゾチオフェン
、ポリ　（フェニレンビニレン）。

ポリ　（２，５−チェニレンビニレン）、ポリベンゾフ
ラン、ポリ（バラフェニレン）、ポリインドール、ポリ
イソチオナフテン、ポリピリダジン。

ポリアセチレン、ポリジアセチレン類のいずれも使用可
能であるが、特性上は複素五員環を有するπ−共役系高
分子が良く、一般式 （ただし、ＸはＳおよびＯ原子の内の一種、Ｒ１および
Ｒｔは−Ｈ，−ＣＯＯＨ，−Ｃ，−Ｈｚ−＋＋。

−〇　〇　＠　Ｈｚａ＋　１＋　および−Ｃ００Ｃ−Ｈ
ｔ−や、基の内の一種、ｍは１ないし２２の整数、ｎは
整数）、並びに一般式 （ただし、Ｒ３およびＲ２は−Ｈ，−Ｃｏｏｌ。

−ＣＩＩＨ，□（、ＯＣｍ　Ｈｔ＋ａ＋ｔ＋および−Ｃ
ＯＯ一種、ｍは工ないし２２の整数、ｎは整数）で示さ
れるものが好んで用いられ、これらを２つ以上あわせて
用いることもできる。

π−共役系高分子はそれ自体は通常絶縁体であるが、適
当な電子受容体、例えば過塩素酸イオンやテトラフルオ
ロボレートイオン、スルホン酸イオン、ヨウ素イオン等
をドーピングすることによって、その電導度を絶縁体領
域から金属領域まで幅広く変化させることができる（工
業材料、第３４巻、第４号、第５５頁、　１９８６年）
。この実施例のＦＥＴ素子１１においては、ゲート電極
２．ソース電極４．ドレイン電極５を形成するπ−共役
系高分子には多量のドーピングをして金属領域の電導性
を付与したものが好ましく用いられ、また半導体Ｎ６を
形成するπ−共役系高分子にはドーピング量をコントロ
ールして半導体性を付与したものが好ましく用いられる
。

ゲート絶縁膜３としては、一般にポリエチレンやポリイ
ミド、ポリビニルカルバゾール、ポリフェニレンスルフ
ィド、ポリパラキシレン、ポリジアセチレン、ポリ　（
ω−トリコセン酸）等の絶縁性高分子、ステアリン酸や
アラキン酸等の絶縁性有機物を用いるが、もちろんこれ
らの材料を２つ以上あわせて用いても良い。また、絶縁
体領域の電導度しかもたないπ−共役系高分子を単独に
、または２種以上あるいは他の絶縁性有機物と組み合わ
せて用いても良い。

上記ＦＥＴ素子１１のπ−共役系高分子から成る導電性
薄膜および半導体薄膜を形成する方法としては、電解重
合法、化学重合法、ラングミュア・ブロジ上ット法、ス
ピンコード法、蒸着法、気相成長法、または気相重合−
法、あるいはまた可溶性の前駆体をスピンコードした後
熱処理する方法を用いることができ、薄膜を用いる場所
に応じた電導度を付与するために適度のドーピングを行
う。

上記ＦＥＴ素子１１の有機物から成る絶縁膜を形成する
方法としても、同様に電解重合法、化学重合法、ラング
ミュア・プロジェット法、スピンコード法、蒸着法、気
相成長法、または気相重合法を用いることができる−た
だし、有機物がπ−共役系高分子である場合、薄膜を脱
ドーピング状態にして絶縁体領域の電導度で用いる。

また、上記π−共役系高分子から成る導電性薄膜および
半導体薄膜、有機物から成る絶縁性薄膜をゲート電極、
ソース電極、ドレイン電極、半導体層、ゲート絶縁膜な
どのそれぞれの目的に応じたパターンに加工する方法と
しては、一般にポジレジストやネガレジストを用いたフ
ォトリソグラフィー技術とエツチング技術を用いる。あ
るいは、絶縁性の薄膜を形成した後に、特定の部分にの
みイオン注入法を用いてドーピングを行って電導度を付
与し、パターン化することも可能である。あるいはまた
、モノマーの薄膜を形成した後に特定の部分のみに光を
照射したり、イオンや電子などの活性種を照射して重合
反応を行わせ、パターン化することも可能である。

なお、上記π−共役系高分子から成る導電性薄膜および
半導体薄膜の電導度を制御する方法としては、電気化学
的ドーピング、イオン注入法５および光ドーピングなど
の方法が用いられる。あるいは、化学的な酸化還元反応
を利用した化学的ドーピングを用いることもできる。

液晶表示装置の内、液晶表示部１２において、ＦＥＴ素
子１１のドレイン電極５と短絡した電極７は、充分な電
導度を有し、液晶に不溶であるものならば何でも良く、
金、白金、クロム、アルミニウムなどの金属や錫酸化物
、酸化インジウム。

インジウム・錫酸化物（ＩＴＯ）などの透明電極、ｐ型
シリコンやｎ型シリコン、あるいは導電性を有する有機
系高分子または有機物質などが用いられる。もちろん、
これらの材料を２つ以上組み合わせて用いても良い、基
板１０上の電極９としては、錫酸化物、酸化インジウム
、インジウム・錫酸化物（ＩＴＯ）などの透明電極を用
いるのが一般的である。また、適度の透明度を有する導
電性有機系高分子を用いても良い、あるいは、これらの
材料を２つ以上あわせて用いても良い、ただし、これら
電極７および電極９には、ＳｉＯ□の斜め蒸着またはラ
ビング等の配向処理を施しておく必要がある。液晶１１
８にはゲスト・ホスト型液晶。

ＴＮ型液晶、またはスメクチックＣ相液晶等の液晶が用
いられるが、基板１にガラスを用い、電極７に透明電極
を用いる場合には、基板１に偏光板を取り付けることに
よりコントラスト比が上がる。

偏光板付ガラス板１０の偏光板は、偏光するものなら何
でも良い。

上記のように構成された液晶表示装置のＦＥＴ素子１１
において、その動作機構は不明な点が多いが、π−共役
系高分子膜６と絶縁膜３の界面において、負のゲート電
圧を印加した場合には、π−共役系高分子膜６側に形成
したホールの蓄積層の幅がゲート電極２とソース電極４
との間にかけた電圧で制御され、実効的なホールのチャ
ネル断面積が変化するために、ソース電極４とドレイン
電極５の間を流れる電流が変化すると考えられる。

このため、第２図に示すようにソース・ドレイン間電圧
（単位■）に対してソース・ドレイン間に流れる電流（
単位μＡ）がゲート電圧（ＶＣ：単位■）によって制御
できると考えられる。なおこのとき、π−共役系高分子
膜６として電導度の低いｐ型半導体性しかもたせていな
い場合には、ゲート電極２としては金属電極以外にｐ型
シリコンやｎ型シリコン、あるいは導電性を有する有機
系高分子等の電導度の大きい材料を用いても良い。

この実施例の液晶表示装置において、上記ＦＥＴ素子１
１と液晶表示部１２とは直列に接続されている０例えば
、ソース電極４を基準として透明電極９に負電圧を印加
しておき、ゲート電極２に負電圧を印加すると液晶８が
点灯することになる。

これは先述したように、ＦＥＴ素子１１のソース・ドレ
イン電極間の抵抗がゲート電極２への負電圧印加により
減少し、液晶表示部１２に電圧がかかるためであると考
えられる。一方、ソース電＋ｉ４を基準として透明電極
９に負電圧を印加したままゲート電圧を切ると、液晶８
は点灯しな（なる。

これは、ＦＥＴ素子１１のソース・ドレイン電極間の抵
抗が高まり、電圧降下によって液晶表示部１２に電圧が
かからなくなるためであると考えられる。

以上のように、この実施例の液晶表示装置では、付属さ
せたＦＥＴ素子１１のゲート電圧を変えることにより、
液晶表示部１２の駆動を制御できる。

また、ＦＥＴ素子１１を有機系の材料を用いて構成した
が、有機系材料は無機系材料よりも柔らかく、熱膨張や
収縮、衝撃に対して強（、装置の信頼性が従来よりも向
上する。また、一般に有機系材料は無機系材料に比べて
均一な薄膜を得やすく、安価であり、単結晶シリコン、
多結晶シリコン。

あるいはアモルファスシリコンを用いる場合に比べて装
置を安価にすることができる。また、π−共役系高分子
を半導体として用いたが、従来のアモルファスシリコン
を用いたものと同等あるいはそれ以上の優れた性能が得
られる。

なお、上記実施例では基板１上にゲート電極２が設けら
れているが、逆に、基板上にπ−共役系高分子膜を設け
、その上にソース電極およびこのソース電極と分離して
ドレイン電極を設け、このソース電極およびドレイン電
極の間に絶縁膜を介在させてゲート電極を設けても良い
。また、基板上にゲート電極を設け、絶縁膜を介在させ
てその上にπ−共役系高分子膜を設け、更にその上にソ
ース電極およびこのソース電極と分離してドレイン電極
を設けても良い、あるいはまた、基板上にソース電極お
よびこのソース電極と分離してドレイン電極を設け、こ
の上にπ−共役系高分子膜を設け、更に絶縁膜を介在さ
せてゲート電極を設けても良い。

また、本発明による液晶表示装置の基板としてポリマー
フィルムを用いると、装置の薄型化も可能となる。

更にまた、上記実施例ではＦＥＴ素子１１と液晶表示部
１２を同一基板上に作成したが、これらを別々の基板上
に作成した後に接続して用いても良い。

〔発明の効果〕

以上説明したとおり、この発明に係る液晶表示装置によ
れば、駆動部に用いるＦＥＴ素子の、半導体層を第１の
π−共役系高分子で、ソース電極を第２のπ−共役系高
分子で、ドレイン電極を第３のπ−共役系高分子で、ゲ
ート電極を第４のπ−共役系高分子または金属で、絶縁
膜を有機物で構成したので、装置の信頼性が向上し、装
置の大面積化が容易かつ可能になり、また製造コストを
低減でき、安価で優れた性能を有する装置を得ることが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例による液晶表示装置を示す
断面図、第２図はそのＦＥＴ素子の各ゲート電圧におけ
るソース・ドレイン間電流−ソース・ドレイン間電圧特
性図、第３図は従来の液晶表示装置を示す構成図、第４
図は従来の液晶表示装置を示す断面図である。 １は基板、２はゲート電極、３は絶縁膜、４はソース電
極、５はドレイン電極、６は半導体層、７は液晶表示部
の電極、８は液晶層、９は対向透明電極、１１はＦＥＴ
素子、１２は液晶表示部である。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ソース電極とドレイン電極間の電流通路である半
   導体層の導電率を絶縁膜を介してゲート電極に印加する
   ゲート電圧により制御する電界効果型トランジスタを有
   する駆動部と、上記ソース電極およびドレイン電極の内
   のいずれか一方と直列に接続された液晶表示部とから成
   り、上記ゲート電圧を変化させることにより上記液晶表
   示部を制御する液晶表示装置において、 上記半導体層が第１のπ−共役系高分子から成り、上記
   ソース電極が第２のπ−共役系高分子から成り、上記ド
   レイン電極が第３のπ−共役系高分子から成り、上記ゲ
   ート電極が第４のπ−共役系高分子または金属から成り
   、上記絶縁膜が有機物から成ることを特徴とする液晶表
   示装置。