JPS6231174A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS6231174A JPS6231174A JP60171341A JP17134185A JPS6231174A JP S6231174 A JPS6231174 A JP S6231174A JP 60171341 A JP60171341 A JP 60171341A JP 17134185 A JP17134185 A JP 17134185A JP S6231174 A JPS6231174 A JP S6231174A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- gate electrode
- source electrode
- conjugated polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
Landscapes
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果型、トランジスタ（以下ＦＥＴ素子
と略称する）、特に電界効果を利用した有機半導体素子
に関するものである。
と略称する）、特に電界効果を利用した有機半導体素子
に関するものである。
従来のＦＥＴ素子は、主として５ｉＳＧｅなどの無機半
導体、あるいはＧａＡｓ、ＩｎＰなどの無機化合物半導
体を主たる構成材料として使用するのが一般的である。
導体、あるいはＧａＡｓ、ＩｎＰなどの無機化合物半導
体を主たる構成材料として使用するのが一般的である。
しかし、これらは高価となるため、より安価な有機半導
体、すなわち有機物質であり、かつ電気的に半導体的な
電気特性を有するもの、具体的にはポリアセチレンを使
用したＦＥＴ素子が他に報告されている。
体、すなわち有機物質であり、かつ電気的に半導体的な
電気特性を有するもの、具体的にはポリアセチレンを使
用したＦＥＴ素子が他に報告されている。
第３図はエビサワ他、ジャーナル オブ アプライド
フィジックス 第５４巻 Ｎ１１６第３２５５頁−第３
２５９頁（Ｆ−Ｅｂｉｓａｗａ ｅｔ ａｌ、 Ｊｏｕ
ｒｎａｌ ｏｆ Ａｐｐｌｉ−ｅｄ Ｐｈｙｓｉｃｓ
ＶＯｌ、５４ Ｎ１１６ ｐｐ ３２５５−３２５９）
の論文に示されたポリアセチレンを用いた従来のＦＥＴ
素子の構造を示す断面図である。図において、１はガラ
ス基板、２はゲート電極となるアルミニウム膜、３は絶
縁膜となるポリシロキサン膜、１０はポリアセチレン膜
、５及び６はそれぞれソース電極、ドレイン電極となる
金膜である。
フィジックス 第５４巻 Ｎ１１６第３２５５頁−第３
２５９頁（Ｆ−Ｅｂｉｓａｗａ ｅｔ ａｌ、 Ｊｏｕ
ｒｎａｌ ｏｆ Ａｐｐｌｉ−ｅｄ Ｐｈｙｓｉｃｓ
ＶＯｌ、５４ Ｎ１１６ ｐｐ ３２５５−３２５９）
の論文に示されたポリアセチレンを用いた従来のＦＥＴ
素子の構造を示す断面図である。図において、１はガラ
ス基板、２はゲート電極となるアルミニウム膜、３は絶
縁膜となるポリシロキサン膜、１０はポリアセチレン膜
、５及び６はそれぞれソース電極、ドレイン電極となる
金膜である。
次に動作について説明する。
ソース電極５とドレイン電極６との間に電圧をかけると
ポリアセチレン膜１０を通してソース電極５とドレイン
電極６との間に電流が流れる。このとき、ガラス基板１
上に設けられかつ絶縁膜３によりポリアセチレン膜１０
と隔てられたゲート電極２に電圧を印加すると、電界効
果によってポリアセチレン膜１０の電導度を変えること
ができ、したがってソース、ドレイン間の電流を制御す
ることができる。これは絶縁膜３に近接するポリアセチ
レン１１１！１０内の空乏層の幅がゲート電極２に印加
する電圧によって変化し、実効的なホール（正孔）のチ
ャネル断面積が変化するためと考えられている。この場
合ポリアセチレン膜１０は半導体的な電気特性を有して
いる必要があり、かつこれとソース電極５及びドレイン
電極６とはオーム性接触を有している必要がある。さら
にポリアセチレン膜１０とゲート電極２とは絶縁膜３を
はさんでＭＩＳ接合を形成している必要がある。
ポリアセチレン膜１０を通してソース電極５とドレイン
電極６との間に電流が流れる。このとき、ガラス基板１
上に設けられかつ絶縁膜３によりポリアセチレン膜１０
と隔てられたゲート電極２に電圧を印加すると、電界効
果によってポリアセチレン膜１０の電導度を変えること
ができ、したがってソース、ドレイン間の電流を制御す
ることができる。これは絶縁膜３に近接するポリアセチ
レン１１１！１０内の空乏層の幅がゲート電極２に印加
する電圧によって変化し、実効的なホール（正孔）のチ
ャネル断面積が変化するためと考えられている。この場
合ポリアセチレン膜１０は半導体的な電気特性を有して
いる必要があり、かつこれとソース電極５及びドレイン
電極６とはオーム性接触を有している必要がある。さら
にポリアセチレン膜１０とゲート電極２とは絶縁膜３を
はさんでＭＩＳ接合を形成している必要がある。
このポリアセチレンを用いた従来のＦＥＴ素子において
は、ポリアセチレン膜１０は、シラカワ他、ポリマージ
ャーナル第２巻 患２第２３１頁−第２４４頁（Ｈ，５
ＨＩＲＡＫＡＷＡ ｅｔ ａｌ、 Ｐｏｌｙｍｅｒ Ｊ
ｏｕｒｎａｌＶｏｌ、２ ＦＪａ２ ｐｐ ２３１−２
４４ ）の論文に示された方法、すなわちアセチレンガ
スをチーグラー・ナツタ触媒で重合させる方法により形
成される。
は、ポリアセチレン膜１０は、シラカワ他、ポリマージ
ャーナル第２巻 患２第２３１頁−第２４４頁（Ｈ，５
ＨＩＲＡＫＡＷＡ ｅｔ ａｌ、 Ｐｏｌｙｍｅｒ Ｊ
ｏｕｒｎａｌＶｏｌ、２ ＦＪａ２ ｐｐ ２３１−２
４４ ）の論文に示された方法、すなわちアセチレンガ
スをチーグラー・ナツタ触媒で重合させる方法により形
成される。
上記のような従来の有機半導体を用いたＦＥＴ素子では
、ポリアセチレンを使用しているため空気中に放置する
と不飽和結合の多いポリアセチレンが容易に酸素、水の
攻撃を受け、比較的速やかに劣化する。したがって、ポ
リアセチレンを用いたＦＥＴ素子は、安定性に乏しく、
かつ寿命が短かく、電気特性に劣るという問題点を有し
ていた。
、ポリアセチレンを使用しているため空気中に放置する
と不飽和結合の多いポリアセチレンが容易に酸素、水の
攻撃を受け、比較的速やかに劣化する。したがって、ポ
リアセチレンを用いたＦＥＴ素子は、安定性に乏しく、
かつ寿命が短かく、電気特性に劣るという問題点を有し
ていた。
また、製造方法の面からも、アセチレンガスをチーグラ
ー・ナツタ触媒で重合させてポリアセチレン膜を形成さ
せる方法は比較的複雑であって実用化には解決すべき多
数の問題が残されていた。
ー・ナツタ触媒で重合させてポリアセチレン膜を形成さ
せる方法は比較的複雑であって実用化には解決すべき多
数の問題が残されていた。
本発明は、上記のような問題点を解決するためになされ
たもので、安価な材料を用い、安定で長寿命であり、し
かも電気特性に優れたＦＥＴ素子を提供することを目的
としている。
たもので、安価な材料を用い、安定で長寿命であり、し
かも電気特性に優れたＦＥＴ素子を提供することを目的
としている。
本発明に係るＦＥＴ素子は、有機半導体として２Ｈ５ま
たはフェニル基である。）なる構造を有するπ−共役系
高分子を用いたものである。
たはフェニル基である。）なる構造を有するπ−共役系
高分子を用いたものである。
本発明においては、有機半導体として、安価でＲ，Ｒ−
はＨ，ＣＨ３，ＯＣＨ３，Ｃ２Ｈ５またはＯＣ２Ｈ５、
ＲはＨ，ＣＨ３，Ｃ２Ｈ５またはフェニル基である。）
なる構造を有するπ−共役系高分子を用いたので、安定
で長寿命であり、電気特性に優れたＦＥＴ素子を得るこ
とができる。
はＨ，ＣＨ３，ＯＣＨ３，Ｃ２Ｈ５またはＯＣ２Ｈ５、
ＲはＨ，ＣＨ３，Ｃ２Ｈ５またはフェニル基である。）
なる構造を有するπ−共役系高分子を用いたので、安定
で長寿命であり、電気特性に優れたＦＥＴ素子を得るこ
とができる。
第１図は、本発明の一実施例によるＦＥＴ素子の構造を
示す断面図であり、図において１は基板、２は該基板１
の片面に設けられたゲート電極、３は上記基板１および
ゲート電極２上に設けられた絶縁膜、５は該絶縁膜３上
に設けられたソース電極、６は同じく絶縁膜３上に上記
ソース電極５と分離して設けられたドレイン電極、４は
上記絶縁膜３．ソース電極５およびドレイン電極６上に
設けられ、ソース電極５とドレイン電極６とにそれＨ，
ＣＨ３，ＯＣＨ３，Ｃ２Ｈ５またはＯＣ２Ｈ５、ＲはＨ
，ＣＨ３，Ｃ２Ｈ５またはフェニル基である。）なる構
造を有するπ−共役系高分子膜である。
示す断面図であり、図において１は基板、２は該基板１
の片面に設けられたゲート電極、３は上記基板１および
ゲート電極２上に設けられた絶縁膜、５は該絶縁膜３上
に設けられたソース電極、６は同じく絶縁膜３上に上記
ソース電極５と分離して設けられたドレイン電極、４は
上記絶縁膜３．ソース電極５およびドレイン電極６上に
設けられ、ソース電極５とドレイン電極６とにそれＨ，
ＣＨ３，ＯＣＨ３，Ｃ２Ｈ５またはＯＣ２Ｈ５、ＲはＨ
，ＣＨ３，Ｃ２Ｈ５またはフェニル基である。）なる構
造を有するπ−共役系高分子膜である。
ここで本実施例素子に用いる材料としては以下に述べる
ものが使用される。
ものが使用される。
基板１としてはガラスが一般的に用いられるが、ポリエ
ステルフィルムなどの高分子膜を用いることもできる。
ステルフィルムなどの高分子膜を用いることもできる。
ゲート電極２としては、金、白金、クロム、パラジウム
、アルミニウム、インジウムなどの金属や錫酸化物、酸
化インジウム、インジウム・錫酸化物（ＩＴＯ）等を用
いるのが一般的であるが、これらの材料を２つ以上あわ
せて用いてもよい。また、ｐ型シリコンやｎ型シリコン
、あるいは有機系高分子を用いてもよい。これらを使用
する場合には、基板１を省略することができる。絶縁膜
３としては、酸化シリコン（Ｓ ｉ ０２ ）が一般的
に用いられるが、窒化シリコンや酸化アルミニウムでも
よい。またポリエチレンやポリビニルカルバゾール、ポ
リフェニレンスルフィド、ポリパラキシレンなど絶縁性
高分子を用いてもよい。ソース電極５およびドレイン電
極６としてはπ−共役系高分子膜４とオーム性接触する
ことができる仕事関数の大きい金属、例えば金、白金、
クロム、パラジウムなどが用いられる。
、アルミニウム、インジウムなどの金属や錫酸化物、酸
化インジウム、インジウム・錫酸化物（ＩＴＯ）等を用
いるのが一般的であるが、これらの材料を２つ以上あわ
せて用いてもよい。また、ｐ型シリコンやｎ型シリコン
、あるいは有機系高分子を用いてもよい。これらを使用
する場合には、基板１を省略することができる。絶縁膜
３としては、酸化シリコン（Ｓ ｉ ０２ ）が一般的
に用いられるが、窒化シリコンや酸化アルミニウムでも
よい。またポリエチレンやポリビニルカルバゾール、ポ
リフェニレンスルフィド、ポリパラキシレンなど絶縁性
高分子を用いてもよい。ソース電極５およびドレイン電
極６としてはπ−共役系高分子膜４とオーム性接触する
ことができる仕事関数の大きい金属、例えば金、白金、
クロム、パラジウムなどが用いられる。
π−共役系高分子膜４はそれ自身では通常絶縁体である
が、適当な電子受容体、例えば過塩素酸イオンやテトラ
フルオロボレートイオン、スルホン酸イオンなどをドー
ピングすることによってｐ型半導体にすることができ、
その電導度も絶縁体領域から金属領域まで幅広く制御す
ることができる。本実施例素子はπ−共役系高分子膜に
極く少量のドーピングをしてｐ型半導体性を付与して用
いる。
が、適当な電子受容体、例えば過塩素酸イオンやテトラ
フルオロボレートイオン、スルホン酸イオンなどをドー
ピングすることによってｐ型半導体にすることができ、
その電導度も絶縁体領域から金属領域まで幅広く制御す
ることができる。本実施例素子はπ−共役系高分子膜に
極く少量のドーピングをしてｐ型半導体性を付与して用
いる。
上記π−共役系高分子の薄膜をゲート電極２゜絶縁膜３
、ソース電極５およびドレイン電極６により構成された
中間部材の上に形成する方法としては電気化学的重合法
（電解重合法）を用いる。
、ソース電極５およびドレイン電極６により構成された
中間部材の上に形成する方法としては電気化学的重合法
（電解重合法）を用いる。
例えばπ−共役系高分子に相当するモノマーおよび支持
電解質を有機溶媒または水に溶かしこれを反応溶液とし
、上記ソース電極５およびドレイン電極６を作用電極と
し、例えば白金などの対価との間に電流を通じて重合反
応を起こさせて作用電極近傍上に所望のπ−共役系高分
子を析出させ、析出したπ−共役系高分子膜をよ（洗浄
した後、窒素雰囲気中で乾燥するという方法を用いる。
電解質を有機溶媒または水に溶かしこれを反応溶液とし
、上記ソース電極５およびドレイン電極６を作用電極と
し、例えば白金などの対価との間に電流を通じて重合反
応を起こさせて作用電極近傍上に所望のπ−共役系高分
子を析出させ、析出したπ−共役系高分子膜をよ（洗浄
した後、窒素雰囲気中で乾燥するという方法を用いる。
この場合、析出したπ−共役系高分子膜は反応時に支持
電解質のアニオンがドーピングされてｐ型有機半導体と
なり、またソース電極５およびドレイン電極６間の距離
は充分短かいため、両電極間の絶縁膜もπ−共役系高分
子膜によって完全に被覆され、両電極はｐ型有機半導体
膜によって電気的に短絡される。さらにこのｐ型有機半
導体膜は電解重合後に適度に脱ドープし、ＦＥＴ素子に
通した電導度に変化させることができる。ここで、有機
溶媒としては、支持電解質および上記モノマーを溶解さ
せるものならよく、例えばアセトニトリル、ニトロベン
ゼン、ニトロメタン、Ｎ、Ｎ−ジメチルホルムアミド（
ＤＭＦ） 、ジメチルスルホキシド（ＤＭＳＯ） 、ジ
クロロメタン、テトラヒドロフラン、エチルアルコール
およびメチルアルコール等の極性溶媒が単独又は２種以
上の混合溶媒として用いられる。又、水との混合溶媒で
も使用可能である。支持電解質としては酸化電位および
還元電位が高く、電解重合時にそれ自身が酸化又は還元
反応を受けず、かつ溶媒中に熔解させることによって溶
液に電導性を付与することのできる物質であり、例えば
、過塩素酸テトラアルキルアンモニウム塩、テトラアル
キルアンモニウム、テトラフルオロボレート塩、テトラ
アルキルアンモニウム、ヘキサフルオロホスフェート塩
、テＩ・ラアルキルアンモニウム、バラトルエンスルホ
ネート塩、および水酸化ナトリウム等が用いられるが、
勿論２種以上を併用しても構わない。
電解質のアニオンがドーピングされてｐ型有機半導体と
なり、またソース電極５およびドレイン電極６間の距離
は充分短かいため、両電極間の絶縁膜もπ−共役系高分
子膜によって完全に被覆され、両電極はｐ型有機半導体
膜によって電気的に短絡される。さらにこのｐ型有機半
導体膜は電解重合後に適度に脱ドープし、ＦＥＴ素子に
通した電導度に変化させることができる。ここで、有機
溶媒としては、支持電解質および上記モノマーを溶解さ
せるものならよく、例えばアセトニトリル、ニトロベン
ゼン、ニトロメタン、Ｎ、Ｎ−ジメチルホルムアミド（
ＤＭＦ） 、ジメチルスルホキシド（ＤＭＳＯ） 、ジ
クロロメタン、テトラヒドロフラン、エチルアルコール
およびメチルアルコール等の極性溶媒が単独又は２種以
上の混合溶媒として用いられる。又、水との混合溶媒で
も使用可能である。支持電解質としては酸化電位および
還元電位が高く、電解重合時にそれ自身が酸化又は還元
反応を受けず、かつ溶媒中に熔解させることによって溶
液に電導性を付与することのできる物質であり、例えば
、過塩素酸テトラアルキルアンモニウム塩、テトラアル
キルアンモニウム、テトラフルオロボレート塩、テトラ
アルキルアンモニウム、ヘキサフルオロホスフェート塩
、テＩ・ラアルキルアンモニウム、バラトルエンスルホ
ネート塩、および水酸化ナトリウム等が用いられるが、
勿論２種以上を併用しても構わない。
上記のように構成されたＦＥＴ素子においては、π−共
役系高分子膜４と絶縁ＩＩ！Ｊ３の界面においてπ−共
役系高分子ＩＩ！Ｊ４側に形成した空乏層の幅がゲート
電極２とソース電極５との間にかけた電圧で制御され、
実効的なホールのチャネル断面積が変化するためにソー
ス電極５とドレイン電極６との間を流れる電流が変化す
ると考えられる。このとき、π−共役系高分子膜４に電
導度の低いｐ型半導体性しか持たせていないため、ゲー
ト電極２としては金属電極以外にｐ型シリコンやｎ型シ
リコン、あるいは有機系高分子を用いてもπ−共役系高
分子膜４中に充分大きな幅の空乏層が形成されて電界効
果が現われるものと考えられる。
役系高分子膜４と絶縁ＩＩ！Ｊ３の界面においてπ−共
役系高分子ＩＩ！Ｊ４側に形成した空乏層の幅がゲート
電極２とソース電極５との間にかけた電圧で制御され、
実効的なホールのチャネル断面積が変化するためにソー
ス電極５とドレイン電極６との間を流れる電流が変化す
ると考えられる。このとき、π−共役系高分子膜４に電
導度の低いｐ型半導体性しか持たせていないため、ゲー
ト電極２としては金属電極以外にｐ型シリコンやｎ型シ
リコン、あるいは有機系高分子を用いてもπ−共役系高
分子膜４中に充分大きな幅の空乏層が形成されて電界効
果が現われるものと考えられる。
なお、第１図では基板１上にゲート電極２が設けられて
いるが、逆に、基板上にπ−共役系高分子膜を設け、そ
の上にソース電極およびこのソース電極と分離してドレ
イン電極を設け、上記ソース電極およびドレイン電極と
の間に絶縁膜を介在させてゲート電極を設けてもよい。
いるが、逆に、基板上にπ−共役系高分子膜を設け、そ
の上にソース電極およびこのソース電極と分離してドレ
イン電極を設け、上記ソース電極およびドレイン電極と
の間に絶縁膜を介在させてゲート電極を設けてもよい。
以下、本発明の実施例についてより具体的に説明する。
実施例１
３．０ｃ１１１×３．０ｃｆｆｉのガラス基板の中央付
近に真空蒸着法によって厚さ１０００人のクロム膜をリ
ボン状に設け、更にこの上に金膜を２０００人の厚さに
真空蒸着法によって設け、これをゲート電極とした（有
効ゲート電極面積は５ｎ×２μｍ）。さらに基板上に酸
化シリコン膜を３０００人の厚さにＣＶＤ法によって設
け、これを絶縁膜とした。さらにその上にチャネル長が
２μｍとなるように厚さ２０００人の金膜をゲート電極
をはさんで２ケ所に真空蒸着法によって設け、これらを
ソース電極とドレイン電極とした（有効面積はいずれも
５ｗＸＩＱｍ）。
近に真空蒸着法によって厚さ１０００人のクロム膜をリ
ボン状に設け、更にこの上に金膜を２０００人の厚さに
真空蒸着法によって設け、これをゲート電極とした（有
効ゲート電極面積は５ｎ×２μｍ）。さらに基板上に酸
化シリコン膜を３０００人の厚さにＣＶＤ法によって設
け、これを絶縁膜とした。さらにその上にチャネル長が
２μｍとなるように厚さ２０００人の金膜をゲート電極
をはさんで２ケ所に真空蒸着法によって設け、これらを
ソース電極とドレイン電極とした（有効面積はいずれも
５ｗＸＩＱｍ）。
１００ｎ＋ ７！のアセトニトリル中にＮ−メチルピロ
ール（０，８ｇ ） 、テトラエチルパークロレイト（
０゜７ｇ）を溶解させた液を反応溶液とした。上記ガラ
ス基板上のソース電極とドレイン電極とを作用電極とし
、対極として白金（Ｐｔ）電極を、参照電極として飽和
カロメル電極（ＳＣＥ）を使用し、反応用液中にこれら
を共に浸し、窒素ガス雰囲気下で作用電極を陽極として
対極との間に一定電流（２０μＡ−ｃＩＩ＋）を９０分
間流し、作用電極近傍上、すなわち上記ソース電極近傍
上およびドレイン電極近傍上にπ−共役系高分子を析出
させ、両電極間の絶縁膜がπ−共役系高分子膜で完全に
被覆されるようにし、ソース電極とドレイン電極とがｐ
型半導体性を有するπ−共役系高分子膜で電気的に短絡
されるようにした。次に、作用電極の電位をポテンショ
スタットでＳＣＥに対して０．Ｏｖに１８０分間設定し
て電気化学的脱ドープを行い、アセトニトリルで２回洗
浄後、窒素ガス雰囲気下で乾燥し、ＦＥＴ試料（１）を
得た。
ール（０，８ｇ ） 、テトラエチルパークロレイト（
０゜７ｇ）を溶解させた液を反応溶液とした。上記ガラ
ス基板上のソース電極とドレイン電極とを作用電極とし
、対極として白金（Ｐｔ）電極を、参照電極として飽和
カロメル電極（ＳＣＥ）を使用し、反応用液中にこれら
を共に浸し、窒素ガス雰囲気下で作用電極を陽極として
対極との間に一定電流（２０μＡ−ｃＩＩ＋）を９０分
間流し、作用電極近傍上、すなわち上記ソース電極近傍
上およびドレイン電極近傍上にπ−共役系高分子を析出
させ、両電極間の絶縁膜がπ−共役系高分子膜で完全に
被覆されるようにし、ソース電極とドレイン電極とがｐ
型半導体性を有するπ−共役系高分子膜で電気的に短絡
されるようにした。次に、作用電極の電位をポテンショ
スタットでＳＣＥに対して０．Ｏｖに１８０分間設定し
て電気化学的脱ドープを行い、アセトニトリルで２回洗
浄後、窒素ガス雰囲気下で乾燥し、ＦＥＴ試料（１）を
得た。
実施例２
１０Ｓ／ｅ１１以上の電導度を有する厚さ５００μｍの
ｐ型シリコン板（３，０ＣｌｌｌＸ３．０国）の両面に
熱酸法で３００ＯＡ、の厚さの酸化シリコン膜を設けた
。次に片面のみをプラスマエッチングしてシリコン面を
露出させ、ここに厚さ２０００人の金膜を真空蒸着法に
よって設け、オーム性接触をとり、ｐ型シリコン基板そ
のものがゲート電極として働き、酸化シリコン膜が絶縁
膜となるようにした。さらに、この酸化シリコン膜の上
にチャネル長が２μｍとなるように真空蒸着法によって
厚さ１０００人のクロム膜を２ケ所に設け、さらにその
上に金膜を２０００人の厚さに真空蒸着法によって設け
てこれをソース電極とドレイン電極とした（有効面積は
いずれも２ｍｍ Ｘ４ｍｍ ） ＊ 実施例１の場合と同様に電解重合法を用いて上記のソー
ス電極、ドレイン電極および両電極間の絶縁膜を適度の
電導度のｐ型半導体性を有するπ−共役系高分子膜で被
覆し、これをＦＥＴ試料（■）とした。
ｐ型シリコン板（３，０ＣｌｌｌＸ３．０国）の両面に
熱酸法で３００ＯＡ、の厚さの酸化シリコン膜を設けた
。次に片面のみをプラスマエッチングしてシリコン面を
露出させ、ここに厚さ２０００人の金膜を真空蒸着法に
よって設け、オーム性接触をとり、ｐ型シリコン基板そ
のものがゲート電極として働き、酸化シリコン膜が絶縁
膜となるようにした。さらに、この酸化シリコン膜の上
にチャネル長が２μｍとなるように真空蒸着法によって
厚さ１０００人のクロム膜を２ケ所に設け、さらにその
上に金膜を２０００人の厚さに真空蒸着法によって設け
てこれをソース電極とドレイン電極とした（有効面積は
いずれも２ｍｍ Ｘ４ｍｍ ） ＊ 実施例１の場合と同様に電解重合法を用いて上記のソー
ス電極、ドレイン電極および両電極間の絶縁膜を適度の
電導度のｐ型半導体性を有するπ−共役系高分子膜で被
覆し、これをＦＥＴ試料（■）とした。
第２図は実施例２により製造されたＦＥＴ試料（ＩＩ）
のゲート電圧（ＶＣ）を変化させた場合のドレイン電流
（ＩＤ）−ソース・ドレイン間電圧（Ｖ Ｓ Ｄ）の変
化を示す特性図である。測定は真空中暗所で行なった。
のゲート電圧（ＶＣ）を変化させた場合のドレイン電流
（ＩＤ）−ソース・ドレイン間電圧（Ｖ Ｓ Ｄ）の変
化を示す特性図である。測定は真空中暗所で行なった。
図において、縦軸がドレイン電流（ＩＤ）、横軸がソー
ス・ドレイン間電圧（Ｖ Ｓ Ｄ）を示す。なお、ゲー
ト電圧はソース電極に対して印加している。
ス・ドレイン間電圧（Ｖ Ｓ Ｄ）を示す。なお、ゲー
ト電圧はソース電極に対して印加している。
第２図によると、ＦＥＴ試料（ｎ）はＶＧ＝ＯＶの状態
でもＩＤが流れているが小さなＶＧの変化でＩＤの変化
をもたらし良好な電界効果が得られることがわかる。し
かも消費する電力も少ない。
でもＩＤが流れているが小さなＶＧの変化でＩＤの変化
をもたらし良好な電界効果が得られることがわかる。し
かも消費する電力も少ない。
ＦＥＴ試料（１）もほぼ同様の特性を示した。また、安
定性の面でも本発明によるＦＥＴ素子は１ヶ月以上経過
しても特性の変化が見られなかった。
定性の面でも本発明によるＦＥＴ素子は１ヶ月以上経過
しても特性の変化が見られなかった。
なお、実施例２では基板そのものをゲート電極としたが
、チャネル間にのみゲート電極を設けて動作させること
も可能であり、実施例２と同様もしくはそれ以上の効果
を示す。
、チャネル間にのみゲート電極を設けて動作させること
も可能であり、実施例２と同様もしくはそれ以上の効果
を示す。
本発明に係るＦＥＴ素子の素子基板、ゲート電極、絶縁
膜、ソース電極、ドレイン電極、およびソース電極等に
結着するリード線はすべて高分子材料を用いることが可
能である。この場合本発明に係るＦＥＴ素子は完全に柔
軟構造となる。しかも、これら高分子材料を透明もしく
は半透明な材料とするとπ−共役系高分子膜はかなりの
透明性を有するため、全体が透明もしくは半透明なＦＥ
Ｔ素子を得ることができる。
膜、ソース電極、ドレイン電極、およびソース電極等に
結着するリード線はすべて高分子材料を用いることが可
能である。この場合本発明に係るＦＥＴ素子は完全に柔
軟構造となる。しかも、これら高分子材料を透明もしく
は半透明な材料とするとπ−共役系高分子膜はかなりの
透明性を有するため、全体が透明もしくは半透明なＦＥ
Ｔ素子を得ることができる。
ところで、本発明は多数の電極を有する大面積基板に適
用することも可能である。したがって本発明に係るＦＥ
Ｔ素子を大面積液晶ディスプレイの基板となる薄膜トラ
ンジスタ（ＴＰＴ）として使用することが可能である。
用することも可能である。したがって本発明に係るＦＥ
Ｔ素子を大面積液晶ディスプレイの基板となる薄膜トラ
ンジスタ（ＴＰＴ）として使用することが可能である。
以上のように、本発明によれば、有機半導体と３、Ｃ２
Ｈ５またはフェニル基である。）なる構造を有するπ−
共役系高分子を用いたので、安価で、しかも安定性、寿
命および電気特性に優れたＦＥＴ素子を得ることができ
る。
Ｈ５またはフェニル基である。）なる構造を有するπ−
共役系高分子を用いたので、安価で、しかも安定性、寿
命および電気特性に優れたＦＥＴ素子を得ることができ
る。
第１図は本発明の一実施例によるＦＥＴ素子の構造を示
す断面図、第２図は実施例２により製造されたＦＥＴ試
料（ｎ）のゲート電圧を変化させた場合のドレイン電流
−ソース・ドレイン間電圧の変化を縦軸−ドレイン電流
、横軸−ソース・ドレイン間電圧により示す特性図、第
３図は従来６ＦＥＴ棄子の構造を示す断面図である。 図において、２・・・ゲート電極、３・・・絶縁膜、４
・・・π−共役系高分子膜、５・・・ソース電極、ＩＤ
・・・ドレイン電流、ＶＳＤ・・・ソース・ドレイン間
電圧、ＶＣ・・・ゲート電圧。 なお図中同一符号は同−又は相当部分を示す。
す断面図、第２図は実施例２により製造されたＦＥＴ試
料（ｎ）のゲート電圧を変化させた場合のドレイン電流
−ソース・ドレイン間電圧の変化を縦軸−ドレイン電流
、横軸−ソース・ドレイン間電圧により示す特性図、第
３図は従来６ＦＥＴ棄子の構造を示す断面図である。 図において、２・・・ゲート電極、３・・・絶縁膜、４
・・・π−共役系高分子膜、５・・・ソース電極、ＩＤ
・・・ドレイン電流、ＶＳＤ・・・ソース・ドレイン間
電圧、ＶＣ・・・ゲート電圧。 なお図中同一符号は同−又は相当部分を示す。
Claims (4)
- （１）ゲート電極と、 該ゲート電極との間に絶縁膜を介在させ該ゲート電極と
対向して設けたソース電極及び該ソース電極と分離して
設けたドレイン電極と、 上記ソース電極及びドレイン電極とオーム性接触し上記
絶縁膜上に設けた▲数式、化学式、表等があります▼（
ただしＲ、Ｒ’はＨ、ＣＨ＿３、ＯＣＨ＿３、Ｃ＿２Ｈ
＿５またはＯＣ＿２Ｈ＿５、ＲはＨ、ＣＨ＿３、Ｃ＿２
Ｈ＿５またはフェニル基である。）なる構造を有するπ
−共役系高分子膜とを備えたことを特徴とする電界効果
型トランジスタ。 - （２）上記ゲート電極がｐ型シリコンおよびｎ型シリコ
ンのいずれか１つにより組成されたことを特徴とする特
許請求の範囲第１項記載の電界効果型トランジスタ。 - （３）上記ゲート電極が有機系高分子により組成された
ことを特徴とする特許請求の範囲第１項記載の電界効果
型トランジスタ。 - （４）▲数式、化学式、表等があります▼（ただしＲ、
Ｒ’はＨ、ＣＨ＿３、ＯＣＨ＿３、Ｃ＿２Ｈ＿５、また
はＯＣ＿２Ｈ＿５、ＲはＨ、ＣＨ＿３、Ｃ＿２Ｈ＿５ま
たはフェニル基である。）なる構造を有するπ−共役系
高分子膜を電気化学的重合法（電解重合法）によって得
ることを特徴とする特許請求の範囲第１項記載の電界効
果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171341A JPS6231174A (ja) | 1985-08-02 | 1985-08-02 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60171341A JPS6231174A (ja) | 1985-08-02 | 1985-08-02 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6231174A true JPS6231174A (ja) | 1987-02-10 |
Family
ID=15921418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60171341A Pending JPS6231174A (ja) | 1985-08-02 | 1985-08-02 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6231174A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991010264A1 (fr) * | 1989-12-27 | 1991-07-11 | Nippon Petrochemicals Co., Ltd. | Element electrique et procede de reglage de la conductivite |
| JPH07221313A (ja) * | 1994-02-03 | 1995-08-18 | Nec Corp | 電界効果型トランジスタ |
| US5705826A (en) * | 1994-06-28 | 1998-01-06 | Hitachi, Ltd. | Field-effect transistor having a semiconductor layer made of an organic compound |
| US6593591B2 (en) | 1996-05-15 | 2003-07-15 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device |
| US6821553B2 (en) | 1996-11-25 | 2004-11-23 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
| US6843937B1 (en) | 1997-07-16 | 2005-01-18 | Seiko Epson Corporation | Composition for an organic EL element and method of manufacturing the organic EL element |
-
1985
- 1985-08-02 JP JP60171341A patent/JPS6231174A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5206525A (en) * | 1989-12-27 | 1993-04-27 | Nippon Petrochemicals Co., Ltd. | Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials |
| WO1991010264A1 (fr) * | 1989-12-27 | 1991-07-11 | Nippon Petrochemicals Co., Ltd. | Element electrique et procede de reglage de la conductivite |
| JPH07221313A (ja) * | 1994-02-03 | 1995-08-18 | Nec Corp | 電界効果型トランジスタ |
| US5705826A (en) * | 1994-06-28 | 1998-01-06 | Hitachi, Ltd. | Field-effect transistor having a semiconductor layer made of an organic compound |
| US7067337B2 (en) | 1996-05-15 | 2006-06-27 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| US6593591B2 (en) | 1996-05-15 | 2003-07-15 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device |
| US7229859B2 (en) | 1996-05-15 | 2007-06-12 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| US6833156B2 (en) | 1996-11-25 | 2004-12-21 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
| US6863961B2 (en) | 1996-11-25 | 2005-03-08 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
| US6838192B2 (en) | 1996-11-25 | 2005-01-04 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
| US6821553B2 (en) | 1996-11-25 | 2004-11-23 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
| US7662425B2 (en) | 1996-11-25 | 2010-02-16 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element and organic EL display device |
| US8614545B2 (en) | 1996-11-25 | 2013-12-24 | Seiko Epson Corporation | Organic EL display device having a bank formed to fill spaces between pixel electrodes |
| US6843937B1 (en) | 1997-07-16 | 2005-01-18 | Seiko Epson Corporation | Composition for an organic EL element and method of manufacturing the organic EL element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107308A (en) | Field-effect transistor | |
| US5854139A (en) | Organic field-effect transistor and production thereof | |
| JP2813428B2 (ja) | 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置 | |
| Tsumura et al. | Polythiophene field-effect transistor: Its characteristics and operation mechanism | |
| US6060338A (en) | Method of making a field effect transistor | |
| Choi et al. | Single ion conducting, polymerized ionic liquid triblock copolymer films: high capacitance electrolyte gates for n-type transistors | |
| KR100975729B1 (ko) | 박층 화학 트랜지스터 및 그의 제조 방법 | |
| US7928181B2 (en) | Semiconducting polymers | |
| JPS6231174A (ja) | 電界効果型トランジスタ | |
| JPH0469971A (ja) | 電界効果トランジスタ | |
| JPH01259563A (ja) | 電界効果型トランジスタ | |
| US7872258B2 (en) | Organic thin-film transistors | |
| JPS6376378A (ja) | 電界効果型トランジスタ | |
| Tsumura et al. | Chemically prepared poly (N-methylpyrrole) thin film. Its application to the field-effect transistor. | |
| US7928433B2 (en) | Electronic device comprising semiconducting polymers | |
| JPH0638492B2 (ja) | 電界効果型トランジスタ | |
| JP3367711B2 (ja) | 電界効果型トランジスタ | |
| JPS6231175A (ja) | 電界効果型トランジスタ | |
| JPS6285467A (ja) | 電界効果型トランジスタ | |
| JPS6285224A (ja) | 液晶表示装置 | |
| JPH0638491B2 (ja) | 電界効果型トランジスタ | |
| JPH01259564A (ja) | 電界効果型トランジスタ | |
| US20100123123A1 (en) | Organic thin-film transistors | |
| JP2531702B2 (ja) | 電界効果型トランジスタ | |
| JPH0795169B2 (ja) | 光学装置 |