JPH01260537A - 機器制御プロセッサ回路 - Google Patents
機器制御プロセッサ回路Info
- Publication number
- JPH01260537A JPH01260537A JP9052888A JP9052888A JPH01260537A JP H01260537 A JPH01260537 A JP H01260537A JP 9052888 A JP9052888 A JP 9052888A JP 9052888 A JP9052888 A JP 9052888A JP H01260537 A JPH01260537 A JP H01260537A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- bank
- program
- control processor
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサを使用した機器制御プロ
セッサ回路、特に制御プログラムかプロセッサのアドレ
ス空間よりも大きな機器制御プロセッサ回路に関する。
セッサ回路、特に制御プログラムかプロセッサのアドレ
ス空間よりも大きな機器制御プロセッサ回路に関する。
従来、制御プログラムがプロセッサアドレス空間よりも
大きい場合、制御プロクラムの個々のモジュール自身で
プロクラムのバンク切り替えを行なう必要かあった。
大きい場合、制御プロクラムの個々のモジュール自身で
プロクラムのバンク切り替えを行なう必要かあった。
このため、プログラム作成上常にバンク切り替えを意識
しなけれはならず、プロクラム作成の効率か低下するか
、あるいはプロクラムの汎用性が低下する欠点があった
。
しなけれはならず、プロクラム作成の効率か低下するか
、あるいはプロクラムの汎用性が低下する欠点があった
。
本発明の目的は、プログラム記述上においてバンク切り
替えを意識することなく、バンク切り替えを自動的に行
なう制御プロセッサを提供することである。
替えを意識することなく、バンク切り替えを自動的に行
なう制御プロセッサを提供することである。
本発明によれば、マイクロプロセッサを中心として構成
される機器制御プロセッサにおいて、予め定められた特
定の第一命令コートを検出しなとき割り込み信号を発生
する命令検出回路と、マイクロプロセッサのアドレス空
間以上のアドレスを記憶するバンクレジスタとを有する
機器制御プロセッザ回路が得られる。
される機器制御プロセッサにおいて、予め定められた特
定の第一命令コートを検出しなとき割り込み信号を発生
する命令検出回路と、マイクロプロセッサのアドレス空
間以上のアドレスを記憶するバンクレジスタとを有する
機器制御プロセッザ回路が得られる。
次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。
明をより詳細に説明する。
第１図を参照すると、本発明の一実施例は、マイクロプ
ロセッサ１と、バンクレジスタ２と、プロクラムメモリ
３と、制御メモリ４と、命令検出回路５と、割り込み制
御回路６とから楕成されている。本実施例ては、マイク
ロプロセッサ１として、インデル社’Ｊ８０８０を使用
している。
ロセッサ１と、バンクレジスタ２と、プロクラムメモリ
３と、制御メモリ４と、命令検出回路５と、割り込み制
御回路６とから楕成されている。本実施例ては、マイク
ロプロセッサ１として、インデル社’Ｊ８０８０を使用
している。
第２図は、バンク切り替えか必要てないサフルーヂンア
ｌ’レスＯ］００番地をコールしたプロクラムの機械語
を表し／と図であり、第３図はバンク切り替えか必要な
ザフルーチンアｌ’レス０１２３４５をコールしたブロ
ク゛ラムの機械語を表した図である。バンク切り替えの
要不要はリンカ−か処理し、バンク切り替えか必要な場
合、すなわちアドレスの最上位ハイト力変化する場合、
命令コー１〜を予め定められたコートに（＝Ｊ替えて機
械語を発生ずる。ここては、特定コー１−はＥ ｌ’、
） ］、 ６進“Ｃある。
ｌ’レスＯ］００番地をコールしたプロクラムの機械語
を表し／と図であり、第３図はバンク切り替えか必要な
ザフルーチンアｌ’レス０１２３４５をコールしたブロ
ク゛ラムの機械語を表した図である。バンク切り替えの
要不要はリンカ−か処理し、バンク切り替えか必要な場
合、すなわちアドレスの最上位ハイト力変化する場合、
命令コー１〜を予め定められたコートに（＝Ｊ替えて機
械語を発生ずる。ここては、特定コー１−はＥ ｌ’、
） ］、 ６進“Ｃある。
第４図はバンク切り替えか必要な場合のプロクラ１１の
動作を表したフローチャー）〜である。
動作を表したフローチャー）〜である。
バンク切り替えか必要な場合、第一命令ヨー１〜がＥＤ
１６進となっているため、マイクロプロセッサ１か命令
を読み出し／、二とき、命令検出回路５から割り込み信
号Ｃか発生し、割り込み制御回路６からコール命令か発
生し、予め定められた割り込み処理か動作する。この際
、割り込みか発生しなア１へし・スの次のアドレスかス
タックに退避される。
１６進となっているため、マイクロプロセッサ１か命令
を読み出し／、二とき、命令検出回路５から割り込み信
号Ｃか発生し、割り込み制御回路６からコール命令か発
生し、予め定められた割り込み処理か動作する。この際
、割り込みか発生しなア１へし・スの次のアドレスかス
タックに退避される。
割り込み処理Ｊ１では、第４［ＹＨこ示ずように、第一
に割り込みか発生したアドレスの次のアｌ’レスからコ
ールずＪ＼きザブルーチンのアドレスおよびハンクデー
タ３バイトを取り出し、退避後次のアｌヘレスをスタッ
クに退避する。
に割り込みか発生したアドレスの次のアｌ’レスからコ
ールずＪ＼きザブルーチンのアドレスおよびハンクデー
タ３バイトを取り出し、退避後次のアｌヘレスをスタッ
クに退避する。
次に、現在のバンクをスタックに退避し７、次にコール
したザブルーチンからリタターンした際に動作させる終
了処理ルーチンの開始ア１ヘレスをスタックに退避後、
以所ｆに退避したコール−すべきザブル−チンの最」ニ
イ立ア１ヘレスをバンクレジスタにセラ１−シ、下位２
ハイドをアｌヘレスとしてザブルーチンをコールする。
したザブルーチンからリタターンした際に動作させる終
了処理ルーチンの開始ア１ヘレスをスタックに退避後、
以所ｆに退避したコール−すべきザブル−チンの最」ニ
イ立ア１ヘレスをバンクレジスタにセラ１−シ、下位２
ハイドをアｌヘレスとしてザブルーチンをコールする。
ザブルーチンは所定の動作を実行した後、リターンする
人：め、制御は以前にスタックにｊ片避した終了処理ル
ーチンに戻る。
人：め、制御は以前にスタックにｊ片避した終了処理ル
ーチンに戻る。
終了処理ルーチンは、ザブルーチンコール前に退避した
バンクをスタックから取り出し７バンクレジスタにセラ
１〜した後リターンする。これにより、プロフラノ＼切
り替えの必要なザブルーチンコールの次に戻される。
バンクをスタックから取り出し７バンクレジスタにセラ
１〜した後リターンする。これにより、プロフラノ＼切
り替えの必要なザブルーチンコールの次に戻される。
以上の実施例では、一般的なマイクロプロセッサで実現
可能とするため、命令検出回路５を設（・〕たか、ママ
イクロプロセラによっては、本発明の目的に一致する命
令を有し、ている場合もある。この場合には、命令検出
［ｎ路か不要となることはいうまてもない。
可能とするため、命令検出回路５を設（・〕たか、ママ
イクロプロセラによっては、本発明の目的に一致する命
令を有し、ている場合もある。この場合には、命令検出
［ｎ路か不要となることはいうまてもない。
辺上説明しノコように、本発明によれは、バンク切り替
えか必要なザブルーチンをプロクラム記述−」二意識す
ることなく作成することかてきる。
えか必要なザブルーチンをプロクラム記述−」二意識す
ることなく作成することかてきる。
第１図は本発明の一実施例のフロック図、第２図（Ｊバ
ンク切り替えを必要としない場合の機械語を示す図、第
３図はバンク切り替えを必要とする場合の機械語を示す
図、第４図はバンク切り替えを必要とする場合の動作フ
ローチュー１〜である。 １゛マイクロプロセツザ、２：バンクレジスタ、３．プ
ロクラムメモリ、４・制御メモリ、５命令検出回路、６
・割り込み制御回路。 と１ ア１−レス信号、ト）・データ、Ｃ割り込み信号
。
ンク切り替えを必要としない場合の機械語を示す図、第
３図はバンク切り替えを必要とする場合の機械語を示す
図、第４図はバンク切り替えを必要とする場合の動作フ
ローチュー１〜である。 １゛マイクロプロセツザ、２：バンクレジスタ、３．プ
ロクラムメモリ、４・制御メモリ、５命令検出回路、６
・割り込み制御回路。 と１ ア１−レス信号、ト）・データ、Ｃ割り込み信号
。
Claims (1)
- マイクロプロセッサを中心として構成される機器制御プ
ロセッサにおいて、予め定められた特定の第一命令コー
ドを検出したとき割り込み信号を発生する命令検出回路
と、マイクロプロセッサのアドレス空間以上のアドレス
を記憶するバンクレジスタとを有することを特徴とする
機器制御プロセッサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9052888A JPH01260537A (ja) | 1988-04-12 | 1988-04-12 | 機器制御プロセッサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9052888A JPH01260537A (ja) | 1988-04-12 | 1988-04-12 | 機器制御プロセッサ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260537A true JPH01260537A (ja) | 1989-10-17 |
Family
ID=14000923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9052888A Pending JPH01260537A (ja) | 1988-04-12 | 1988-04-12 | 機器制御プロセッサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260537A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094861B2 (en) * | 2003-12-30 | 2006-08-22 | General Electric Company | Thermoplastic composition containing polymeric anti-static salt, method of making, and use thereof |
-
1988
- 1988-04-12 JP JP9052888A patent/JPH01260537A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094861B2 (en) * | 2003-12-30 | 2006-08-22 | General Electric Company | Thermoplastic composition containing polymeric anti-static salt, method of making, and use thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2003123118A (ru) | Новый режим процессора для ограничения функционирования гостевого программного обеспечения, выполняющегося на виртуальной машине, поддерживаемой монитором виртуальной машины | |
| KR890007157A (ko) | 데이타 프로세서 | |
| JPH02202642A (ja) | プログラム動作監視装置 | |
| JPH01260537A (ja) | 機器制御プロセッサ回路 | |
| JPS5541540A (en) | Interrupt control system in stored program control unit | |
| JPS60160443A (ja) | デ−タ処理装置 | |
| JPS55131853A (en) | Control method for multiple-system electronic computer | |
| JPS6428730A (en) | Fault detection system | |
| JPS6152747A (ja) | マイクロプロセツサ | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPH0280807U (ja) | ||
| JPS5510659A (en) | Data processor | |
| JPS63116240A (ja) | 拡張ス−パ−バイザ・コ−ル割込み処理方式 | |
| JPH02181811A (ja) | 情報処理装置 | |
| JPH03201133A (ja) | 情報処理装置 | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH09160800A (ja) | エミュレータ | |
| JPH04239924A (ja) | 障害処理方式 | |
| JPH02190936A (ja) | バンク切り換え型計算機におけるプログラム実行方式 | |
| JPH02242443A (ja) | 情報処理装置のデバッグ機構 | |
| JPS62166541U (ja) | ||
| JPS551631A (en) | Interrupt processing system | |
| JPS63180171A (ja) | 情報処理装置 | |
| JPH04102959A (ja) | 情報処理装置の例外処理方式 | |
| JPH0214335A (ja) | デバッガの割込み方式 |