JPH01260582A - 素子配置方法 - Google Patents
素子配置方法Info
- Publication number
- JPH01260582A JPH01260582A JP63089818A JP8981888A JPH01260582A JP H01260582 A JPH01260582 A JP H01260582A JP 63089818 A JP63089818 A JP 63089818A JP 8981888 A JP8981888 A JP 8981888A JP H01260582 A JPH01260582 A JP H01260582A
- Authority
- JP
- Japan
- Prior art keywords
- objective function
- change
- arrangement
- sum
- converged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、相関関係を持つ素子の配置を最適化する技術
に関するものである。
に関するものである。
従来の技術
従来の素子構成の最適化システムとしては、例えば特開
昭５８−８０８５３号公報に示されている。
昭５８−８０８５３号公報に示されている。
第２図は、従来の素子構成の最適化システムの構成図で
ある。２０１はＴ ＝ Ｔ ｏにセットする手段、２０
２は目的関数を計算する手段、２０３は素子の配置を変
更する手段、２０４は変更を受容するかとうかを決定す
る手段、２０５は変更を受容する手段、２０６は変更を
拒否する手段、２０７は内部ループが収束しているかと
うかを判断する手段、２０８は外部ループが収束してい
るかとうかを判断する手段、２０９はＴを減少させる手
段である。
ある。２０１はＴ ＝ Ｔ ｏにセットする手段、２０
２は目的関数を計算する手段、２０３は素子の配置を変
更する手段、２０４は変更を受容するかとうかを決定す
る手段、２０５は変更を受容する手段、２０６は変更を
拒否する手段、２０７は内部ループが収束しているかと
うかを判断する手段、２０８は外部ループが収束してい
るかとうかを判断する手段、２０９はＴを減少させる手
段である。
上記のように構成された従来の素子構成の最適化システ
ムは、例えば次のように動作する。
ムは、例えば次のように動作する。
（１） Ｔ ＝ Ｔ ｏにセットする手段２０１てパ
ラメータＴを初期値Ｔｏにセットする。
ラメータＴを初期値Ｔｏにセットする。
（２） 目的関数を計算する手段２０２て目的関数を
計算する。
計算する。
（３）素子の配置を変更する手段２０３て素子の交換あ
るいは移動を行う。
るいは移動を行う。
（４） 目的関数を計算する手段２０２て配置の変更
後の目的関数を計算する。
後の目的関数を計算する。
（５）変更を受容するかとうかを決定づる手段２０４て
以下の操作を行う。
以下の操作を行う。
変更前の目的関数をＦｌ 、変更前の目的関数を１・２
としたとき、Ｆ２≦Ｆｌの場合、変更を受容する手段２
０５て配置の変更受容する。
としたとき、Ｆ２≦Ｆｌの場合、変更を受容する手段２
０５て配置の変更受容する。
Ｐ ２ ＞ Ｉ” ｌの場合、○より大きく１以下の乱
数Ｒを発生し、Ｒ，＜ ｅ ｘｐ （、−（Ｆ２−Ｆｌ
） ／Ｔ）の場合は変更を受容する手段２０５て配置の
変更を受容し、そうでなければ変更を拒否する手段２０
６て配置の変更を拒否する。
数Ｒを発生し、Ｒ，＜ ｅ ｘｐ （、−（Ｆ２−Ｆｌ
） ／Ｔ）の場合は変更を受容する手段２０５て配置の
変更を受容し、そうでなければ変更を拒否する手段２０
６て配置の変更を拒否する。
（６） 内部ループか収束しているかと・うかを判断
する手段２０７て収束していないと判断した場合は（３
）に戻る。
する手段２０７て収束していないと判断した場合は（３
）に戻る。
（７）外部ループが収束しているかとうかを判断する手
段２０８て収束し７ていないと判断した場合は′丁を減
少さゼる手段２０９て′■゛を減少さぜで（３）に戻る
。そうてな１ｊれば終了する。
段２０８て収束し７ていないと判断した場合は′丁を減
少さゼる手段２０９て′■゛を減少さぜで（３）に戻る
。そうてな１ｊれば終了する。
発明か解決しようとする課題
このような従来の素子構成の最適化システムでは、２つ
以上の項の和で表現される目的関数について素子構成を
最適化する場合非常に１間がかかるとい・う問題点を有
していた。
以上の項の和で表現される目的関数について素子構成を
最適化する場合非常に１間がかかるとい・う問題点を有
していた。
本発明は、かかる点に鑑みてなされたもので、簡単な構
成で、極めて短時間で、２つ以」二の項の和で表現され
る１］的関数について素子配置を最適化する配置方法を
提供することを目的としている。
成で、極めて短時間で、２つ以」二の項の和で表現され
る１］的関数について素子配置を最適化する配置方法を
提供することを目的としている。
課題を解決するだめの手段
本発明は、相関関係を持つ素子の配置に局所的変更を行
い、前記局所的変更の各々の受容性を決定するために汎
用ルールを用い、前記汎用ルーツｌの特性に対して漸次
的に作用する全体的な受用１１−修止傾向をノ与えるこ
とにより、２つ以上の項の和で表現される目的関数につ
いて最適化するシステムにおいて、前記項の各々の係数
を漸次的に変化させる配置方法である。
い、前記局所的変更の各々の受容性を決定するために汎
用ルールを用い、前記汎用ルーツｌの特性に対して漸次
的に作用する全体的な受用１１−修止傾向をノ与えるこ
とにより、２つ以上の項の和で表現される目的関数につ
いて最適化するシステムにおいて、前記項の各々の係数
を漸次的に変化させる配置方法である。
作用
本発明は上記した構成により、２つ辺土の項の和で表現
される目的関数の項の各々の係数を漸次的に変化さ氾る
ことにより、極めて短時間で、前記目的関数について素
子構成を最適化するこ乏がてきる。
される目的関数の項の各々の係数を漸次的に変化さ氾る
ことにより、極めて短時間で、前記目的関数について素
子構成を最適化するこ乏がてきる。
実施例
第１図（Ｊ、本発明の第１の実施例における素子配置の
最適化方法を用いるシステム構成図である。］０１はＴ
＝Ｔ’Ｏにセットする手段、１０２は目的関数をＨ１算
する手段、１０３は目的関数の各項の係数をセットする
手段、］０４は素子の配置を変更する手段、１０５は変
更４受容するかとうかを決定する手段、１０６は変更を
受容ずろ手段、１０７は変更を拒否する手段、１０８は
内部ループが収束しているかとうかを判断する手段、１
０９は外部ループが収束しているかどうかを判断する手
段、１１０はＴを減少さゼろ手段である。
最適化方法を用いるシステム構成図である。］０１はＴ
＝Ｔ’Ｏにセットする手段、１０２は目的関数をＨ１算
する手段、１０３は目的関数の各項の係数をセットする
手段、］０４は素子の配置を変更する手段、１０５は変
更４受容するかとうかを決定する手段、１０６は変更を
受容ずろ手段、１０７は変更を拒否する手段、１０８は
内部ループが収束しているかとうかを判断する手段、１
０９は外部ループが収束しているかどうかを判断する手
段、１１０はＴを減少さゼろ手段である。
以下では、第１図を用いて、スタンタ＝トセル方式ブロ
ックのスタンタートセルを配置する場合について説明す
る。目的関数は、 Ｆ ＝ Ａ ｙ Ｌ −ト Ｂ Ｘ ＸＬ
仮想配線長の総和 −へ − Ｘ ブ［−１ツタの巾 Δ、 Ｂ 係数 とする。ただし、仮想配線長はネッＩ・を囲む最小矩形
の半周囲長であり、■７はこれをずへての不ツＩ・につ
いて加えたものである。
ックのスタンタートセルを配置する場合について説明す
る。目的関数は、 Ｆ ＝ Ａ ｙ Ｌ −ト Ｂ Ｘ ＸＬ
仮想配線長の総和 −へ − Ｘ ブ［−１ツタの巾 Δ、 Ｂ 係数 とする。ただし、仮想配線長はネッＩ・を囲む最小矩形
の半周囲長であり、■７はこれをずへての不ツＩ・につ
いて加えたものである。
（Ｌ） ′１１’ ＝Ｔ ｏにセットする手段１０１
てＴ ＝ ］” ｏにセラＩ・する。
てＴ ＝ ］” ｏにセラＩ・する。
（２） 目的関数を計算する手段１０２て目的関数を
ｄ」算する。
ｄ」算する。
（３） 目的関数の各項の係数をセットする手段１０
３てΔ′Ｌ−Ｂ″Ｘとなるように係数Ａ、Ｂをセットす
る。
３てΔ′Ｌ−Ｂ″Ｘとなるように係数Ａ、Ｂをセットす
る。
（４）素子の配置を変更する手段１．０４でセルの交換
あるいは移動を行う。
あるいは移動を行う。
（５） 目的関数を計算する手段］−０２て配置の変
更後の目的関数を泪算する。
更後の目的関数を泪算する。
（６）変更を受容するかとうかを決定する手段２０４て
以下の操作□を行う。
以下の操作□を行う。
変更前の目的関数をＦｌ、変更前の目的をＦ２としたと
き、Ｆ２≦Ｆ１の場合、変更を受容する手段２０５て配
置の変更を受容する。
き、Ｆ２≦Ｆ１の場合、変更を受容する手段２０５て配
置の変更を受容する。
Ｆ２＞Ｆｌの場合、Ｏより大きく１以下の乱数Ｒを発生
し、Ｒ＜ｅｘｐ（−（Ｆ２−Ｆｌ）／Ｔ）の場合は変更
を受容する手段２０５で配置の変更を受容し、そうでな
ければ変更を拒否する手段２０６て配置の変更を拒否す
る。
し、Ｒ＜ｅｘｐ（−（Ｆ２−Ｆｌ）／Ｔ）の場合は変更
を受容する手段２０５で配置の変更を受容し、そうでな
ければ変更を拒否する手段２０６て配置の変更を拒否す
る。
（７） 内部ループか収束しているかとうかを判断す
る手段１０８で収束していないと判断した場合は（３）
に戻る。
る手段１０８で収束していないと判断した場合は（３）
に戻る。
（８）外部ループが収束しているかとうかを判断する手
段］０９て収束していないと判断した場合はＴを減少さ
ぜる手段１１０てＴを減少させて（３）に戻る。そうて
なＩすれば終了する。
段］０９て収束していないと判断した場合はＴを減少さ
ぜる手段１１０てＴを減少させて（３）に戻る。そうて
なＩすれば終了する。
なお、目的関数としては、ｉ≧２ついて、Ｆ−ΣＣ１ｙ
Ｆｉ Ｆｉ・ｉ番目の目的関数 Ｃｉ 係数 七いう任意の形式を取っていいことは言うまでもない。
Ｆｉ Ｆｉ・ｉ番目の目的関数 Ｃｉ 係数 七いう任意の形式を取っていいことは言うまでもない。
発明の効果
以上述へてきたように、本発明によれば、極めて簡単な
構成で、極めて短時間で、２つ以上の項の和で表現され
る目的関数について素子構成を最適化することができ、
実用化に極めて有用である。
構成で、極めて短時間で、２つ以上の項の和で表現され
る目的関数について素子構成を最適化することができ、
実用化に極めて有用である。
第１図は本発明の第１の実施例における素子配置方法を
用いる最適化システムの構成図、第２図は従来の素子配
置方法を用いる最適化システムの構成図である。 １０］・・・・・Ｔ＝Ｔ、にセットする手段、１０２・
・・・・・目的関数を計算する手段、１０３・・・・・
・目的関数の各項の係数をセットする手段、１０４・・
・・・・素子の配置を変更する手段、１０５・・・・・
・変更を受容するかどうかを決定する手段、１０６・・
・・・・変更を受容する手段、１０７・・・・・・変更
を拒否する手段、１０８・・・・・・内部ループが収束
しているかとうかを判断する手段、１０９・・・・・・
外部ループが収束しているかとうかを判断する手段、１
１０・・・・・・Ｔを減少させる手段。
用いる最適化システムの構成図、第２図は従来の素子配
置方法を用いる最適化システムの構成図である。 １０］・・・・・Ｔ＝Ｔ、にセットする手段、１０２・
・・・・・目的関数を計算する手段、１０３・・・・・
・目的関数の各項の係数をセットする手段、１０４・・
・・・・素子の配置を変更する手段、１０５・・・・・
・変更を受容するかどうかを決定する手段、１０６・・
・・・・変更を受容する手段、１０７・・・・・・変更
を拒否する手段、１０８・・・・・・内部ループが収束
しているかとうかを判断する手段、１０９・・・・・・
外部ループが収束しているかとうかを判断する手段、１
１０・・・・・・Ｔを減少させる手段。
Claims (1)
- 相関関係を持つ素子の配置に局所的変更を行い、前記
局所的変更の各々の受容性を決定するために汎用ルール
を用い、前記汎用ルールの特性に対して漸次的に作用す
る全体的な受容性修正傾向を与えることにより、２つ以
上の項の和で表現される目的関数について最適化するシ
ステムにおいて、前記項の各々の係数を漸次的に変化さ
せることを特徴とする素子配置方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089818A JPH01260582A (ja) | 1988-04-12 | 1988-04-12 | 素子配置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089818A JPH01260582A (ja) | 1988-04-12 | 1988-04-12 | 素子配置方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260582A true JPH01260582A (ja) | 1989-10-17 |
Family
ID=13981330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63089818A Pending JPH01260582A (ja) | 1988-04-12 | 1988-04-12 | 素子配置方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260582A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204891A (ja) * | 1991-11-29 | 1993-08-13 | Hitachi Ltd | 計画立案方法および装置 |
| JPH06223050A (ja) * | 1993-01-26 | 1994-08-12 | Hitachi Ltd | 計画立案装置 |
| JPH06309297A (ja) * | 1993-04-19 | 1994-11-04 | Agency Of Ind Science & Technol | 組合せ最適化装置 |
| JPH06309298A (ja) * | 1993-04-19 | 1994-11-04 | Agency Of Ind Science & Technol | 組合せ最適化装置 |
| JPH0773158A (ja) * | 1993-07-12 | 1995-03-17 | Hitachi Ltd | 計画立案方法および装置 |
| US6263475B1 (en) | 1997-11-17 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Method for optimizing component placement in designing a semiconductor device by using a cost value |
| US6499133B1 (en) | 1999-03-18 | 2002-12-24 | Matsushita Electric Industrial Co., Ltd. | Method of optimizing placement of elements |
-
1988
- 1988-04-12 JP JP63089818A patent/JPH01260582A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204891A (ja) * | 1991-11-29 | 1993-08-13 | Hitachi Ltd | 計画立案方法および装置 |
| JPH06223050A (ja) * | 1993-01-26 | 1994-08-12 | Hitachi Ltd | 計画立案装置 |
| JPH06309297A (ja) * | 1993-04-19 | 1994-11-04 | Agency Of Ind Science & Technol | 組合せ最適化装置 |
| JPH06309298A (ja) * | 1993-04-19 | 1994-11-04 | Agency Of Ind Science & Technol | 組合せ最適化装置 |
| JPH0773158A (ja) * | 1993-07-12 | 1995-03-17 | Hitachi Ltd | 計画立案方法および装置 |
| US6263475B1 (en) | 1997-11-17 | 2001-07-17 | Matsushita Electric Industrial Co., Ltd. | Method for optimizing component placement in designing a semiconductor device by using a cost value |
| US6499133B1 (en) | 1999-03-18 | 2002-12-24 | Matsushita Electric Industrial Co., Ltd. | Method of optimizing placement of elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mandelbaum et al. | A model for rational abandonments from invisible queues | |
| Burstein et al. | Timing influenced layout design | |
| US5490268A (en) | Method for changing an arrangement of an initial combinational circuit to satisfy prescribed delay time by computing permissible functions of output gates and remaining gates | |
| US6122443A (en) | Wire length minimization apparatus and method | |
| WO2024168972A1 (zh) | 一种目标检测模型训练方法、目标检测方法、设备及介质 | |
| US20020077798A1 (en) | Circuit simulation method and system | |
| JPH01260582A (ja) | 素子配置方法 | |
| CN107357846A (zh) | 关系图谱的展示方法以及装置 | |
| WO2021027449A1 (zh) | 考虑非定尺订单规格柔性的热轧中厚板组板及板坯设计的方法及模型系统 | |
| US20210125127A1 (en) | Community division quality evaluation method and system based on average mutual information | |
| JPH08287111A (ja) | 自動レイアウトシステム | |
| Shimodaira | A weight value initialization method for improving learning performance of the backpropagation algorithm in neural networks | |
| JP3247803B2 (ja) | ファジィ・ニューラルネットワーク・システム | |
| Bender et al. | New perturbative calculation of the fermion-boson mass ratio in a supersymmetric quantum field theory | |
| CN111244969B (zh) | 考虑无功源约束与无功平衡效果的电网无功分区方法 | |
| Li et al. | A dynamic model of biodiversity preservation | |
| CN118485104A (zh) | 模型构建及训练方法和装置、图生成方法和装置、介质 | |
| JPH08286922A (ja) | ファジィ・ニューラルネットワーク装置 | |
| JP3138675B2 (ja) | 多点網配線方法とそのための電子ハードウェア装置 | |
| CN108920755B (zh) | 基于奖赏机制的布线方法 | |
| JP3412700B2 (ja) | 神経回路網型パターン学習方法およびパターン処理装置 | |
| CN109345448B (zh) | 一种轮廓图上色方法及装置 | |
| Bras et al. | Concurrent axiomatic and robust design using compromise decision support problems | |
| Van Vliet | Road assignment—II: The GLTS model | |
| US7260801B2 (en) | Delay computation speed up and incrementality |