JPH01260841A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01260841A JPH01260841A JP8878188A JP8878188A JPH01260841A JP H01260841 A JPH01260841 A JP H01260841A JP 8878188 A JP8878188 A JP 8878188A JP 8878188 A JP8878188 A JP 8878188A JP H01260841 A JPH01260841 A JP H01260841A
- Authority
- JP
- Japan
- Prior art keywords
- channel stopper
- oxide film
- mask
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置における素子間分離用チャネルストッパの形
成方法に関し、
チャネルストッパの形成幅を狭め、半導体装置の高集積
化を目的とし、
単結晶シリコン基板の表面に酸化シリコン膜を形成する
工程と、
該酸化シリコン膜の上にフィールド酸化膜を形成する領
域を画定する耐酸化マスクを形成する工程と、
気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、
該材料を異方性エツチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、前記開口内にチャネルス
トッパ用の不純物をイオン注入してイオン注入層を形成
する工程と、該マスク材料を除去する工程と、
熱酸化法によりフィールド酸化層を形成する工程を含む
ことを特徴とし構成する。[Detailed Description of the Invention] [Summary] Regarding a method for forming a channel stopper for isolation between elements in a semiconductor device, the present invention relates to a method of forming a channel stopper for isolation between elements in a semiconductor device, and the present invention relates to a method of forming a channel stopper for isolation between elements in a semiconductor device. A step of forming a silicon film, a step of forming an oxidation-resistant mask to define a region where a field oxide film is to be formed on the silicon oxide film, and a step of depositing a mask material to be an ion implantation mask by vapor phase growth. a step of anisotropically etching the material to leave it on the inner wall of the opening of the oxidation-resistant mask; a step of ion-implanting impurity for a channel stopper into the opening to form an ion-implanted layer; The method is characterized in that it includes a step of removing a mask material and a step of forming a field oxide layer by a thermal oxidation method.
本発明は、半導体装置における素子間分離用チャネルス
トッパの形成方法に関する。The present invention relates to a method for forming a channel stopper for isolation between elements in a semiconductor device.
近来、メモリシステムの大容量化に伴って、半導体装置
の高集積化が要求されている。このため、シリコン基板
に形成される素子の分離領域および、素子分離用のチャ
ネルストッパ領域を微細化する必要がある。In recent years, as the capacity of memory systems has increased, there has been a demand for higher integration of semiconductor devices. Therefore, it is necessary to miniaturize the element isolation region and the element isolation channel stopper region formed on the silicon substrate.
第3図は従来技術によるチャネルストッパの断面図、第
4図(イ)〜(=)は第3図に示すチャネルストッパを
製造する主要工程の説明図である。FIG. 3 is a sectional view of a channel stopper according to the prior art, and FIGS. 4(a) to (=) are explanatory diagrams of the main steps for manufacturing the channel stopper shown in FIG. 3.
第3図において、単結晶シリコン基板lの表面に酸化シ
リコン膜2を成長せしめ、窒化膜(St。In FIG. 3, a silicon oxide film 2 is grown on the surface of a single crystal silicon substrate l, and a nitride film (St.
N4膜)にてなる耐酸化マスク3に覆われた素子形成傾
城A、とA2の間に、フィールド酸化層(シリコンの熱
酸化膜)4と、不純物を注入したチャネルストッパ(P
”層または N゛層)5を設けてなる。A field oxide layer (silicon thermal oxide film) 4 and a channel stopper (P
"layer or N" layer) 5 is provided.
第4図(イ)において、単結晶シリコン基板1の表面に
熱酸化シリコン膜2を形成させたのち、その上に第4図
(U)に示すように窒化膜3Iを被着し、チャネルスト
ッパ領域Cに対応する部分の窒化膜31を除去すること
によって、第4図(ハ)の耐酸化マスク3を形成する。In FIG. 4(A), after a thermally oxidized silicon film 2 is formed on the surface of a single crystal silicon substrate 1, a nitride film 3I is deposited thereon as shown in FIG. 4(U), and a channel stopper is formed. By removing portions of the nitride film 31 corresponding to region C, the oxidation-resistant mask 3 shown in FIG. 4(c) is formed.
次いで、チャネルストッパ用の不純物、例えばボロンを
イオン注入して第4図(ニ)のP″層41を形成する。Next, an impurity for a channel stopper, for example, boron, is ion-implanted to form a P'' layer 41 shown in FIG. 4(d).
しかるのち、熱酸化処理すると第3図に示すように、チ
ャネルストッパ領域Cにフィールド酸化層4を形成させ
ると、イオン注入層41をフィールド酸化N4で押し広
げたチャネルストッパ5が完成する。Thereafter, a thermal oxidation treatment is performed to form a field oxide layer 4 in the channel stopper region C, as shown in FIG. 3, thereby completing a channel stopper 5 in which the ion implantation layer 41 is expanded with field oxidation N4.
以上に説明したように製造された従来のチャネルストッ
パ5は、耐酸化マスク3によって規制されたチャネルス
トッパ領域Cの全面にイオン注入層51を形成し製造さ
れていた。従って、フィールド酸化N4の形成に先立っ
て注入された不純物原子は、フィールド酸化層4を加熱
形成させるとき、熱拡散によって基板1内でフィールド
酸化層4の外側に広がり、そのことによって形成された
チャネルストッパ5の幅W1は、チャネルストッパ領域
Cの幅(耐酸化マスク3の開口幅)をWとしたとき、W
、>Wになる。The conventional channel stopper 5 manufactured as described above was manufactured by forming an ion implantation layer 51 over the entire surface of the channel stopper region C defined by the oxidation-resistant mask 3. Therefore, when the field oxide layer 4 is heated and formed, the impurity atoms implanted prior to the formation of the field oxide N4 spread outside the field oxide layer 4 within the substrate 1 by thermal diffusion, thereby forming a channel. The width W1 of the stopper 5 is W, where W is the width of the channel stopper region C (the opening width of the oxidation-resistant mask 3).
, >W.
そのため、実効素子形成領域A + 、 A !は W
。Therefore, the effective element formation areas A + , A ! is W
.
−W だけ狭くなり、トランジスタのスレッショルド
電圧vthが上昇し、MO3I−ランジスタ素子の微細
化が妨げられるという問題点があった。-W, the threshold voltage vth of the transistor increases, and miniaturization of the MO3I transistor element is hindered.
本発明の目的は、チャネルストッパを耐酸化膜の開口幅
と同程度の幅に形成させ、前記問題点を除去することで
ある。An object of the present invention is to form a channel stopper with a width comparable to the opening width of the oxidation-resistant film, thereby eliminating the above-mentioned problems.
本発明方法は第1図の実施例によれば、単結晶シリコン
基板1の表面に酸化シリコン膜2を形成する工程と、
酸化シリコン膜2の上にフィールド酸化膜4を形成する
領域を画定する耐酸化マスク3を形成する工程と、
気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、
該材料を異方性エツチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、前記開口内にチャネルス
トッパ用の不純物をイオン注入してイオン注入N42を
形成する工程と、該マスク材料を除去する工程と、
〔作用〕
上記手段によれば、チャネルストッパ領域の外周部に酸
化膜マスクを形成し、該マスクによってチャネルストッ
パ用不純物のイオン注入領域は、チャネルストッパ領域
より狭められ、その結果、フィールド酸化層を形成させ
てなるチャネルストソバは、該フィールド酸化層と同程
度の領域に形成され、フィールド酸化層より広がって形
成された従来のものより狭(なり、半導体装置の高集積
化が可能になる。According to the embodiment shown in FIG. 1, the method of the present invention includes the steps of forming a silicon oxide film 2 on the surface of a single crystal silicon substrate 1, and defining a region where a field oxide film 4 is to be formed on the silicon oxide film 2. a step of forming an oxidation-resistant mask 3; a step of depositing a mask material that will become an ion implantation mask by vapor phase growth; and a step of anisotropically etching the material to leave it on the inner wall of the opening of the oxidation-resistant mask. , a step of ion-implanting an impurity for a channel stopper into the opening to form an ion-implanted N42, and a step of removing the mask material. An oxide film mask is formed, and the ion-implanted region for the channel stopper impurity is made narrower than the channel stopper region by the mask, and as a result, the channel stop layer formed by forming the field oxide layer has the same extent as the field oxide layer. The field oxide layer is formed in a region narrower than the conventional one, which is formed wider than the field oxide layer, making it possible to achieve higher integration of semiconductor devices.
以下に、図面を用いて本発明方法の実施例を説明する。 Examples of the method of the present invention will be described below with reference to the drawings.
第1図(イ)〜(チ)は本発明の一実施例によるチャネ
ルストッパを製造する主要工程を工程順に説明するため
の図、第2図は第1図に示す工程により製造されたチャ
ネルストッパ領域の断面図である。1(A) to 1(H) are diagrams for sequentially explaining the main steps of manufacturing a channel stopper according to an embodiment of the present invention, and FIG. 2 is a diagram showing a channel stopper manufactured by the steps shown in FIG. 1. FIG. 3 is a cross-sectional view of the region.
第3図と共通部分に同一符号を使用した第1図において
、第1図(イ)に示すように、単結晶シリコン基板1の
表面にシリコンの熱酸化膜にてなる酸化シリコン膜2を
例えば厚さ300人に成長させたのち、第1図(II+
)に示す如く、酸化シリコン膜2の上に窒化膜31を例
えば厚さ2000人に堆積する。In FIG. 1, in which the same reference numerals are used for parts common to those in FIG. 3, as shown in FIG. After growing to a thickness of 300 people, the
), a nitride film 31 is deposited on the silicon oxide film 2 to a thickness of, for example, 2000 mm.
次いで、第1図(ハ)に示すように、チャネルストッパ
領域Cに対応する窒化膜31をホトリソ法で除去し、耐
酸化マスク3を形成したのち、気相成長法に伯よって第
1図(ニ)の 酸化膜61を堆積させる。ただし、酸化
膜61の厚さはフィールド酸化層4を形成させるときの
不純物の再分重分を見込んで、例えばフィールド酸化層
4を900℃で6000人の厚さに形成させるとき、再
分布の広がりは0.3μm程度であり、酸化膜61の厚
さは3000人程度人程る。Next, as shown in FIG. 1(c), the nitride film 31 corresponding to the channel stopper region C is removed by photolithography and an oxidation-resistant mask 3 is formed, and then the nitride film 31 corresponding to the channel stopper region C is removed by vapor phase epitaxy. D) An oxide film 61 is deposited. However, the thickness of the oxide film 61 is determined in consideration of the redistribution of impurities when forming the field oxide layer 4. The spread is about 0.3 μm, and the thickness of the oxide film 61 is about 3,000 people.
次いで、異方性エツチングにより酸化J161の不要部
分を除去して第1図(本)の酸化膜マスク6、即ち耐酸
化マスク3の側壁とチャネルストッパ領域Cの外側部と
に被着する酸化膜マスク6を形成させたのち、酸化膜マ
スク6の内側に表呈するチャネルストッパ領域Cのパッ
ド2面にチャネルストッパ用の不純物、例えばチャネル
ストッパ用のボロンを、イオン注入法により注入エネル
ギ;25keV、 ドープ量5X10”cm4で注入
→し、第1図(へ)に示すP″M42を形成させる。Next, unnecessary portions of the oxide J161 are removed by anisotropic etching to form an oxide film that adheres to the oxide film mask 6 of FIG. After the mask 6 is formed, impurities for a channel stopper, such as boron for a channel stopper, are doped on the pad 2 surface of the channel stopper region C exposed inside the oxide film mask 6 by ion implantation at an implantation energy of 25 keV. Amount of 5 x 10"cm4 is injected to form a P"M42 shown in FIG.
次いで、第1図(ト)に示すように酸化膜マスク6をウ
ェットエツチングにより除去したのち、例えば900℃
に加熱した湿式酸化法によって、厚さ6000人程度0
フィールド酸化膜4を第1図(チ)に示すように形成さ
せると、チャネルストッパ51が完成する。Next, as shown in FIG. 1(G), after removing the oxide film mask 6 by wet etching, the
The wet oxidation method heated to
When field oxide film 4 is formed as shown in FIG. 1 (h), channel stopper 51 is completed.
このように形成されたチャネルストッパ51の幅W2は
、第2図に示すようにフィールド酸化膜4の幅とほぼ同
程度であり、従来技術によるチャネルストッパ5の幅W
1より狭くなる。The width W2 of the channel stopper 51 formed in this way is approximately the same as the width of the field oxide film 4, as shown in FIG.
narrower than 1.
以上説明したように本発明方法によれば、チャネルスト
ッパ領域の外周部に酸化膜マスクを形成し、該マスクに
よってチャネルストッパ用不純物のイオン注入領域は、
チャネルストッパ領域より狭められ、その結果、フィー
ルド酸化層を形成させた後のチャネルストッパは、該フ
ィールド酸化層と同程度の領域に形成され、フィールド
酸化層より広がって形成された従来のものより狭くでき
るおよび、スレッショルド電圧の上昇を抑制し、半導体
装置の高集積化および形成素子の微細化を可能にした効
果がある。As explained above, according to the method of the present invention, an oxide film mask is formed on the outer periphery of the channel stopper region, and the ion-implanted region of the channel stopper impurity is formed by the mask.
As a result, the channel stopper after forming the field oxide layer is narrower than the conventional channel stopper which is formed in the same area as the field oxide layer and spreads out from the field oxide layer. This has the effect of suppressing the rise in threshold voltage and enabling higher integration of semiconductor devices and miniaturization of forming elements.
第1図は本発明の一実施例による主要工程の説明図、
第2図は第1図に示す工程で製造されたチャネルストッ
パの断面図、
第3図は従来技術によるチャネルストッパの断面図、
第4図は第3図に示すチャネルストッパを製造する主要
工程の説明図、
である。
図中において、
■は単結晶シリコン基板、
2は酸化シリコン膜、
3は耐酸化マスク、
4はフィールド酸化層、
6は酸化膜マスク、
42はイオン注入層、
51はチャネルストッパ、
61は酸化膜マスク形成用の酸化膜、
Cはチャネルストッパ領域、
Wはチャネルストッパ領域の幅、
を示す。
ボ仝明〇−実緊り列(−よる主−字丁程ρ言北朗口竿
1 口
第 2 口
!
従来後イ肘にjろナヤ茅ルスF・N助計面口牟 3 口
(:)
%30(二示す子セネルストノバ乞剰i↑ろ主字工傳呈
2J之日、閂口茅 4 口FIG. 1 is an explanatory diagram of the main steps according to an embodiment of the present invention, FIG. 2 is a sectional view of a channel stopper manufactured by the process shown in FIG. 1, and FIG. 3 is a sectional view of a channel stopper according to the prior art. FIG. 4 is an explanatory diagram of the main steps of manufacturing the channel stopper shown in FIG. 3. In the figure, ■ is a single crystal silicon substrate, 2 is a silicon oxide film, 3 is an oxidation-resistant mask, 4 is a field oxide layer, 6 is an oxide film mask, 42 is an ion implantation layer, 51 is a channel stopper, 61 is an oxide film An oxide film for forming a mask, C is a channel stopper region, and W is a width of the channel stopper region. Barring Akira -Real College ( - Yoga Lord -Character ρ Kitaro Polar Rod
1st bite 2nd bite! Conventionally, the rear elbow of Jronaya Kaya Rusu F.N.
Claims (1)
2)を形成する工程と、 該酸化シリコン膜(2)の上にフィールド酸化膜(4)
を形成する領域を画定する耐酸化マスク(3)を形成す
る工程と、 気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、 該材料を異方性エッチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、 前記開口内にチャネルストッパ用の不純物をイオン注入
してイオン注入層(42)を形成する工程と、該マスク
材料を除去する工程と、 熱酸化法によりフィールド酸化層(4)を形成する工程
を含むことを特徴とする半導体装置の製造方法。[Claims] A silicon oxide film (
2) and forming a field oxide film (4) on the silicon oxide film (2).
a step of forming an oxidation-resistant mask (3) that defines a region where the ion implantation mask will be formed; a step of depositing a mask material that will become an ion implantation mask by vapor phase growth; and anisotropically etching the material to form the oxidation-resistant mask (3). a step of leaving the mask material on the inner wall of the opening of the mask; a step of ion-implanting an impurity for a channel stopper into the opening to form an ion-implanted layer (42); a step of removing the mask material; and a step of removing the mask material by a thermal oxidation method. A method for manufacturing a semiconductor device, comprising the step of forming a field oxide layer (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8878188A JPH01260841A (en) | 1988-04-11 | 1988-04-11 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8878188A JPH01260841A (en) | 1988-04-11 | 1988-04-11 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260841A true JPH01260841A (en) | 1989-10-18 |
Family
ID=13952393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8878188A Pending JPH01260841A (en) | 1988-04-11 | 1988-04-11 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260841A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196367A (en) * | 1991-05-08 | 1993-03-23 | Industrial Technology Research Institute | Modified field isolation process with no channel-stop implant encroachment |
| US5418176A (en) * | 1994-02-17 | 1995-05-23 | United Microelectronics Corporation | Process for producing memory devices having narrow buried N+ lines |
| US5441902A (en) * | 1991-07-31 | 1995-08-15 | Texas Instruments Incorporated | Method for making channel stop structure for CMOS devices |
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| AU683633B2 (en) * | 1993-02-26 | 1997-11-20 | Kensway Pty. Limited | Fish food and method of manufacture |
| US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
-
1988
- 1988-04-11 JP JP8878188A patent/JPH01260841A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196367A (en) * | 1991-05-08 | 1993-03-23 | Industrial Technology Research Institute | Modified field isolation process with no channel-stop implant encroachment |
| US5441902A (en) * | 1991-07-31 | 1995-08-15 | Texas Instruments Incorporated | Method for making channel stop structure for CMOS devices |
| AU683633B2 (en) * | 1993-02-26 | 1997-11-20 | Kensway Pty. Limited | Fish food and method of manufacture |
| US5418176A (en) * | 1994-02-17 | 1995-05-23 | United Microelectronics Corporation | Process for producing memory devices having narrow buried N+ lines |
| US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5747359A (en) * | 1994-05-25 | 1998-05-05 | Sandisk Corporation | Method of patterning polysilicon layers on substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573961A (en) | Method of making a body contact for a MOSFET device fabricated in an SOI layer | |
| JPH04346229A (en) | Method of separating element of semiconductor device | |
| JPH01260841A (en) | Manufacture of semiconductor device | |
| JPH04278534A (en) | Element separation method of semiconductor device | |
| JPS59217364A (en) | Manufacture of semiconductor device | |
| JPH0499037A (en) | Manufacture of semiconductor device | |
| US5744391A (en) | Method to improve isolation between EEPROM devices via a field oxide anneal | |
| JP2793141B2 (en) | Method of manufacturing semiconductor device having trench element isolation film | |
| JPS59224141A (en) | Manufacture of semiconductor device | |
| JPS6384162A (en) | Manufacture of semiconductor device | |
| JPH0316150A (en) | Manufacture of semiconductor element | |
| JPS6092666A (en) | Manufacture of mis transistor | |
| JPS63122274A (en) | Manufacture of semiconductor device | |
| JPH04139882A (en) | Thin film transistor | |
| JPH043939A (en) | Manufacture of semiconductor device | |
| JPS6017929A (en) | Manufacture of semiconductor device | |
| JPS61220372A (en) | Manufacture of semiconductor device | |
| JPH01270272A (en) | Manufacture of mis type semiconductor device | |
| JPH0230145A (en) | Manufacture of semiconductor device | |
| JPS643349B2 (en) | ||
| JPH04129275A (en) | Semiconductor device | |
| JPH0428246A (en) | Semiconductor device and manufacture thereof | |
| JPH01145849A (en) | Manufacture of semiconductor device | |
| JPH06181310A (en) | Manufacture of semiconductor device | |
| JPS59232439A (en) | Manufacture of semiconductor device |