JPH01260841A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01260841A JPH01260841A JP8878188A JP8878188A JPH01260841A JP H01260841 A JPH01260841 A JP H01260841A JP 8878188 A JP8878188 A JP 8878188A JP 8878188 A JP8878188 A JP 8878188A JP H01260841 A JPH01260841 A JP H01260841A
- Authority
- JP
- Japan
- Prior art keywords
- channel stopper
- oxide film
- mask
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置における素子間分離用チャネルストッパの形
成方法に関し、 チャネルストッパの形成幅を狭め、半導体装置の高集積
化を目的とし、 単結晶シリコン基板の表面に酸化シリコン膜を形成する
工程と、 該酸化シリコン膜の上にフィールド酸化膜を形成する領
域を画定する耐酸化マスクを形成する工程と、 気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、 該材料を異方性エツチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、前記開口内にチャネルス
トッパ用の不純物をイオン注入してイオン注入層を形成
する工程と、該マスク材料を除去する工程と、 熱酸化法によりフィールド酸化層を形成する工程を含む
ことを特徴とし構成する。
成方法に関し、 チャネルストッパの形成幅を狭め、半導体装置の高集積
化を目的とし、 単結晶シリコン基板の表面に酸化シリコン膜を形成する
工程と、 該酸化シリコン膜の上にフィールド酸化膜を形成する領
域を画定する耐酸化マスクを形成する工程と、 気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、 該材料を異方性エツチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、前記開口内にチャネルス
トッパ用の不純物をイオン注入してイオン注入層を形成
する工程と、該マスク材料を除去する工程と、 熱酸化法によりフィールド酸化層を形成する工程を含む
ことを特徴とし構成する。
本発明は、半導体装置における素子間分離用チャネルス
トッパの形成方法に関する。
トッパの形成方法に関する。
近来、メモリシステムの大容量化に伴って、半導体装置
の高集積化が要求されている。このため、シリコン基板
に形成される素子の分離領域および、素子分離用のチャ
ネルストッパ領域を微細化する必要がある。
の高集積化が要求されている。このため、シリコン基板
に形成される素子の分離領域および、素子分離用のチャ
ネルストッパ領域を微細化する必要がある。
第３図は従来技術によるチャネルストッパの断面図、第
４図（イ）〜（＝）は第３図に示すチャネルストッパを
製造する主要工程の説明図である。
４図（イ）〜（＝）は第３図に示すチャネルストッパを
製造する主要工程の説明図である。
第３図において、単結晶シリコン基板ｌの表面に酸化シ
リコン膜２を成長せしめ、窒化膜（Ｓｔ。
リコン膜２を成長せしめ、窒化膜（Ｓｔ。
Ｎ４膜）にてなる耐酸化マスク３に覆われた素子形成傾
城Ａ、とＡ２の間に、フィールド酸化層（シリコンの熱
酸化膜）４と、不純物を注入したチャネルストッパ（Ｐ
”層または Ｎ゛層）５を設けてなる。
城Ａ、とＡ２の間に、フィールド酸化層（シリコンの熱
酸化膜）４と、不純物を注入したチャネルストッパ（Ｐ
”層または Ｎ゛層）５を設けてなる。
第４図（イ）において、単結晶シリコン基板１の表面に
熱酸化シリコン膜２を形成させたのち、その上に第４図
（Ｕ）に示すように窒化膜３Ｉを被着し、チャネルスト
ッパ領域Ｃに対応する部分の窒化膜３１を除去すること
によって、第４図（ハ）の耐酸化マスク３を形成する。
熱酸化シリコン膜２を形成させたのち、その上に第４図
（Ｕ）に示すように窒化膜３Ｉを被着し、チャネルスト
ッパ領域Ｃに対応する部分の窒化膜３１を除去すること
によって、第４図（ハ）の耐酸化マスク３を形成する。
次いで、チャネルストッパ用の不純物、例えばボロンを
イオン注入して第４図（ニ）のＰ″層４１を形成する。
イオン注入して第４図（ニ）のＰ″層４１を形成する。
しかるのち、熱酸化処理すると第３図に示すように、チ
ャネルストッパ領域Ｃにフィールド酸化層４を形成させ
ると、イオン注入層４１をフィールド酸化Ｎ４で押し広
げたチャネルストッパ５が完成する。
ャネルストッパ領域Ｃにフィールド酸化層４を形成させ
ると、イオン注入層４１をフィールド酸化Ｎ４で押し広
げたチャネルストッパ５が完成する。
以上に説明したように製造された従来のチャネルストッ
パ５は、耐酸化マスク３によって規制されたチャネルス
トッパ領域Ｃの全面にイオン注入層５１を形成し製造さ
れていた。従って、フィールド酸化Ｎ４の形成に先立っ
て注入された不純物原子は、フィールド酸化層４を加熱
形成させるとき、熱拡散によって基板１内でフィールド
酸化層４の外側に広がり、そのことによって形成された
チャネルストッパ５の幅Ｗ１は、チャネルストッパ領域
Ｃの幅（耐酸化マスク３の開口幅）をＷとしたとき、Ｗ
、＞Ｗになる。
パ５は、耐酸化マスク３によって規制されたチャネルス
トッパ領域Ｃの全面にイオン注入層５１を形成し製造さ
れていた。従って、フィールド酸化Ｎ４の形成に先立っ
て注入された不純物原子は、フィールド酸化層４を加熱
形成させるとき、熱拡散によって基板１内でフィールド
酸化層４の外側に広がり、そのことによって形成された
チャネルストッパ５の幅Ｗ１は、チャネルストッパ領域
Ｃの幅（耐酸化マスク３の開口幅）をＷとしたとき、Ｗ
、＞Ｗになる。
そのため、実効素子形成領域Ａ ＋ 、 Ａ ！は Ｗ
。
。
−Ｗ だけ狭くなり、トランジスタのスレッショルド
電圧ｖｔｈが上昇し、ＭＯ３Ｉ−ランジスタ素子の微細
化が妨げられるという問題点があった。
電圧ｖｔｈが上昇し、ＭＯ３Ｉ−ランジスタ素子の微細
化が妨げられるという問題点があった。
本発明の目的は、チャネルストッパを耐酸化膜の開口幅
と同程度の幅に形成させ、前記問題点を除去することで
ある。
と同程度の幅に形成させ、前記問題点を除去することで
ある。
本発明方法は第１図の実施例によれば、単結晶シリコン
基板１の表面に酸化シリコン膜２を形成する工程と、 酸化シリコン膜２の上にフィールド酸化膜４を形成する
領域を画定する耐酸化マスク３を形成する工程と、 気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、 該材料を異方性エツチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、前記開口内にチャネルス
トッパ用の不純物をイオン注入してイオン注入Ｎ４２を
形成する工程と、該マスク材料を除去する工程と、 〔作用〕 上記手段によれば、チャネルストッパ領域の外周部に酸
化膜マスクを形成し、該マスクによってチャネルストッ
パ用不純物のイオン注入領域は、チャネルストッパ領域
より狭められ、その結果、フィールド酸化層を形成させ
てなるチャネルストソバは、該フィールド酸化層と同程
度の領域に形成され、フィールド酸化層より広がって形
成された従来のものより狭（なり、半導体装置の高集積
化が可能になる。
基板１の表面に酸化シリコン膜２を形成する工程と、 酸化シリコン膜２の上にフィールド酸化膜４を形成する
領域を画定する耐酸化マスク３を形成する工程と、 気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、 該材料を異方性エツチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、前記開口内にチャネルス
トッパ用の不純物をイオン注入してイオン注入Ｎ４２を
形成する工程と、該マスク材料を除去する工程と、 〔作用〕 上記手段によれば、チャネルストッパ領域の外周部に酸
化膜マスクを形成し、該マスクによってチャネルストッ
パ用不純物のイオン注入領域は、チャネルストッパ領域
より狭められ、その結果、フィールド酸化層を形成させ
てなるチャネルストソバは、該フィールド酸化層と同程
度の領域に形成され、フィールド酸化層より広がって形
成された従来のものより狭（なり、半導体装置の高集積
化が可能になる。
以下に、図面を用いて本発明方法の実施例を説明する。
第１図（イ）〜（チ）は本発明の一実施例によるチャネ
ルストッパを製造する主要工程を工程順に説明するため
の図、第２図は第１図に示す工程により製造されたチャ
ネルストッパ領域の断面図である。
ルストッパを製造する主要工程を工程順に説明するため
の図、第２図は第１図に示す工程により製造されたチャ
ネルストッパ領域の断面図である。
第３図と共通部分に同一符号を使用した第１図において
、第１図（イ）に示すように、単結晶シリコン基板１の
表面にシリコンの熱酸化膜にてなる酸化シリコン膜２を
例えば厚さ３００人に成長させたのち、第１図（ＩＩ＋
）に示す如く、酸化シリコン膜２の上に窒化膜３１を例
えば厚さ２０００人に堆積する。
、第１図（イ）に示すように、単結晶シリコン基板１の
表面にシリコンの熱酸化膜にてなる酸化シリコン膜２を
例えば厚さ３００人に成長させたのち、第１図（ＩＩ＋
）に示す如く、酸化シリコン膜２の上に窒化膜３１を例
えば厚さ２０００人に堆積する。
次いで、第１図（ハ）に示すように、チャネルストッパ
領域Ｃに対応する窒化膜３１をホトリソ法で除去し、耐
酸化マスク３を形成したのち、気相成長法に伯よって第
１図（ニ）の 酸化膜６１を堆積させる。ただし、酸化
膜６１の厚さはフィールド酸化層４を形成させるときの
不純物の再分重分を見込んで、例えばフィールド酸化層
４を９００℃で６０００人の厚さに形成させるとき、再
分布の広がりは０．３μｍ程度であり、酸化膜６１の厚
さは３０００人程度人程る。
領域Ｃに対応する窒化膜３１をホトリソ法で除去し、耐
酸化マスク３を形成したのち、気相成長法に伯よって第
１図（ニ）の 酸化膜６１を堆積させる。ただし、酸化
膜６１の厚さはフィールド酸化層４を形成させるときの
不純物の再分重分を見込んで、例えばフィールド酸化層
４を９００℃で６０００人の厚さに形成させるとき、再
分布の広がりは０．３μｍ程度であり、酸化膜６１の厚
さは３０００人程度人程る。
次いで、異方性エツチングにより酸化Ｊ１６１の不要部
分を除去して第１図（本）の酸化膜マスク６、即ち耐酸
化マスク３の側壁とチャネルストッパ領域Ｃの外側部と
に被着する酸化膜マスク６を形成させたのち、酸化膜マ
スク６の内側に表呈するチャネルストッパ領域Ｃのパッ
ド２面にチャネルストッパ用の不純物、例えばチャネル
ストッパ用のボロンを、イオン注入法により注入エネル
ギ；２５ｋｅＶ、 ドープ量５Ｘ１０”ｃｍ４で注入
→し、第１図（へ）に示すＰ″Ｍ４２を形成させる。
分を除去して第１図（本）の酸化膜マスク６、即ち耐酸
化マスク３の側壁とチャネルストッパ領域Ｃの外側部と
に被着する酸化膜マスク６を形成させたのち、酸化膜マ
スク６の内側に表呈するチャネルストッパ領域Ｃのパッ
ド２面にチャネルストッパ用の不純物、例えばチャネル
ストッパ用のボロンを、イオン注入法により注入エネル
ギ；２５ｋｅＶ、 ドープ量５Ｘ１０”ｃｍ４で注入
→し、第１図（へ）に示すＰ″Ｍ４２を形成させる。
次いで、第１図（ト）に示すように酸化膜マスク６をウ
ェットエツチングにより除去したのち、例えば９００℃
に加熱した湿式酸化法によって、厚さ６０００人程度０
フィールド酸化膜４を第１図（チ）に示すように形成さ
せると、チャネルストッパ５１が完成する。
ェットエツチングにより除去したのち、例えば９００℃
に加熱した湿式酸化法によって、厚さ６０００人程度０
フィールド酸化膜４を第１図（チ）に示すように形成さ
せると、チャネルストッパ５１が完成する。
このように形成されたチャネルストッパ５１の幅Ｗ２は
、第２図に示すようにフィールド酸化膜４の幅とほぼ同
程度であり、従来技術によるチャネルストッパ５の幅Ｗ
１より狭くなる。
、第２図に示すようにフィールド酸化膜４の幅とほぼ同
程度であり、従来技術によるチャネルストッパ５の幅Ｗ
１より狭くなる。
以上説明したように本発明方法によれば、チャネルスト
ッパ領域の外周部に酸化膜マスクを形成し、該マスクに
よってチャネルストッパ用不純物のイオン注入領域は、
チャネルストッパ領域より狭められ、その結果、フィー
ルド酸化層を形成させた後のチャネルストッパは、該フ
ィールド酸化層と同程度の領域に形成され、フィールド
酸化層より広がって形成された従来のものより狭くでき
るおよび、スレッショルド電圧の上昇を抑制し、半導体
装置の高集積化および形成素子の微細化を可能にした効
果がある。
ッパ領域の外周部に酸化膜マスクを形成し、該マスクに
よってチャネルストッパ用不純物のイオン注入領域は、
チャネルストッパ領域より狭められ、その結果、フィー
ルド酸化層を形成させた後のチャネルストッパは、該フ
ィールド酸化層と同程度の領域に形成され、フィールド
酸化層より広がって形成された従来のものより狭くでき
るおよび、スレッショルド電圧の上昇を抑制し、半導体
装置の高集積化および形成素子の微細化を可能にした効
果がある。
第１図は本発明の一実施例による主要工程の説明図、
第２図は第１図に示す工程で製造されたチャネルストッ
パの断面図、 第３図は従来技術によるチャネルストッパの断面図、 第４図は第３図に示すチャネルストッパを製造する主要
工程の説明図、 である。 図中において、 ■は単結晶シリコン基板、 ２は酸化シリコン膜、 ３は耐酸化マスク、 ４はフィールド酸化層、 ６は酸化膜マスク、 ４２はイオン注入層、 ５１はチャネルストッパ、 ６１は酸化膜マスク形成用の酸化膜、 Ｃはチャネルストッパ領域、 Ｗはチャネルストッパ領域の幅、 を示す。 ボ仝明〇−実緊り列（−よる主−字丁程ρ言北朗口竿
１ 口 第 ２ 口 ！ 従来後イ肘にｊろナヤ茅ルスＦ・Ｎ助計面口牟 ３ 口 （：） ％３０（二示す子セネルストノバ乞剰ｉ↑ろ主字工傳呈
２Ｊ之日、閂口茅 ４ 口
パの断面図、 第３図は従来技術によるチャネルストッパの断面図、 第４図は第３図に示すチャネルストッパを製造する主要
工程の説明図、 である。 図中において、 ■は単結晶シリコン基板、 ２は酸化シリコン膜、 ３は耐酸化マスク、 ４はフィールド酸化層、 ６は酸化膜マスク、 ４２はイオン注入層、 ５１はチャネルストッパ、 ６１は酸化膜マスク形成用の酸化膜、 Ｃはチャネルストッパ領域、 Ｗはチャネルストッパ領域の幅、 を示す。 ボ仝明〇−実緊り列（−よる主−字丁程ρ言北朗口竿
１ 口 第 ２ 口 ！ 従来後イ肘にｊろナヤ茅ルスＦ・Ｎ助計面口牟 ３ 口 （：） ％３０（二示す子セネルストノバ乞剰ｉ↑ろ主字工傳呈
２Ｊ之日、閂口茅 ４ 口
Claims (1)
- 【特許請求の範囲】 単結晶シリコン基板（１）の表面に酸化シリコン膜（
２）を形成する工程と、 該酸化シリコン膜（２）の上にフィールド酸化膜（４）
を形成する領域を画定する耐酸化マスク（３）を形成す
る工程と、 気相成長法によりイオン注入マスクとなるマスク材料を
堆積させる工程と、 該材料を異方性エッチングして、前記耐酸化マスクの開
口の内壁に残存させる工程と、 前記開口内にチャネルストッパ用の不純物をイオン注入
してイオン注入層（４２）を形成する工程と、該マスク
材料を除去する工程と、 熱酸化法によりフィールド酸化層（４）を形成する工程
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8878188A JPH01260841A (ja) | 1988-04-11 | 1988-04-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8878188A JPH01260841A (ja) | 1988-04-11 | 1988-04-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01260841A true JPH01260841A (ja) | 1989-10-18 |
Family
ID=13952393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8878188A Pending JPH01260841A (ja) | 1988-04-11 | 1988-04-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01260841A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196367A (en) * | 1991-05-08 | 1993-03-23 | Industrial Technology Research Institute | Modified field isolation process with no channel-stop implant encroachment |
| US5418176A (en) * | 1994-02-17 | 1995-05-23 | United Microelectronics Corporation | Process for producing memory devices having narrow buried N+ lines |
| US5441902A (en) * | 1991-07-31 | 1995-08-15 | Texas Instruments Incorporated | Method for making channel stop structure for CMOS devices |
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| AU683633B2 (en) * | 1993-02-26 | 1997-11-20 | Kensway Pty. Limited | Fish food and method of manufacture |
| US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
-
1988
- 1988-04-11 JP JP8878188A patent/JPH01260841A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196367A (en) * | 1991-05-08 | 1993-03-23 | Industrial Technology Research Institute | Modified field isolation process with no channel-stop implant encroachment |
| US5441902A (en) * | 1991-07-31 | 1995-08-15 | Texas Instruments Incorporated | Method for making channel stop structure for CMOS devices |
| AU683633B2 (en) * | 1993-02-26 | 1997-11-20 | Kensway Pty. Limited | Fish food and method of manufacture |
| US5418176A (en) * | 1994-02-17 | 1995-05-23 | United Microelectronics Corporation | Process for producing memory devices having narrow buried N+ lines |
| US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5747359A (en) * | 1994-05-25 | 1998-05-05 | Sandisk Corporation | Method of patterning polysilicon layers on substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5573961A (en) | Method of making a body contact for a MOSFET device fabricated in an SOI layer | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JPH01260841A (ja) | 半導体装置の製造方法 | |
| JPH04278534A (ja) | 半導体装置の素子分離方法 | |
| JPS59217364A (ja) | 半導体装置の製法 | |
| JPH0499037A (ja) | 半導体装置の製造方法 | |
| US5744391A (en) | Method to improve isolation between EEPROM devices via a field oxide anneal | |
| JP2793141B2 (ja) | トレンチ素子分離膜を有する半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JPS6384162A (ja) | 半導体装置の製造方法 | |
| JPH0316150A (ja) | 半導体素子の製造方法 | |
| JPS6092666A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS63122274A (ja) | 半導体装置の製造方法 | |
| JPH04139882A (ja) | 薄膜トランジスタ | |
| JPH043939A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| JPH01270272A (ja) | Ｍｉｓ形半導体装置の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPS643349B2 (ja) | ||
| JPH04129275A (ja) | 半導体装置 | |
| JPH0428246A (ja) | 半導体装置およびその製造方法 | |
| JPH01145849A (ja) | 半導体装置の製造方法 | |
| JPH06181310A (ja) | 半導体装置の製造方法 | |
| JPS59232439A (ja) | 半導体装置の製造方法 |