JPH01261007A - 発振方式自動選択回路 - Google Patents
発振方式自動選択回路Info
- Publication number
- JPH01261007A JPH01261007A JP9050588A JP9050588A JPH01261007A JP H01261007 A JPH01261007 A JP H01261007A JP 9050588 A JP9050588 A JP 9050588A JP 9050588 A JP9050588 A JP 9050588A JP H01261007 A JPH01261007 A JP H01261007A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- crystal oscillator
- resistor
- level
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の回路構成に関し、特に発振回
路部の回路構成に関する。
路部の回路構成に関する。
従来、半導体集積回路における発振回路は、第６図に示
す様な外部端子６１．６２に水晶発振子を接続する方式
の水晶発振器、あるいは第７図に示す様な外部端子７１
．７２に抵抗器を接続する方式のＣＲ発振器等のうち、
いずれか一つの発振器で構成されていた。
す様な外部端子６１．６２に水晶発振子を接続する方式
の水晶発振器、あるいは第７図に示す様な外部端子７１
．７２に抵抗器を接続する方式のＣＲ発振器等のうち、
いずれか一つの発振器で構成されていた。
上述した従来の発振回路は、その回路の構成上、外部に
接続される素子が当然のことながら限定されてしまう。
接続される素子が当然のことながら限定されてしまう。
これは、その発振回路を含む半導体集積回路全体として
考えた場合、集積回路の使用者がその目的あるいは用途
によって、水晶発振子を使った比較的高価になりながら
も発振周波数精度の良好な水晶発振器を選択したり、発
振周波数精度は良好とはいえないが、比較的安価な抵抗
器１本で発振器を構成できるＣＲ発振器を選択したりと
いう事が、同一機能で発振回路のみが異る複数の種類の
半導体集積回路が用意されていない限り不可能であると
いうことである。また、逆に上記の様な選択を可能とす
るには、同一機能で発振回路のみが異る複数の種類の半
導体集積回路を生産、供給側で用意しなければならず合
理的でないという欠点がある。
考えた場合、集積回路の使用者がその目的あるいは用途
によって、水晶発振子を使った比較的高価になりながら
も発振周波数精度の良好な水晶発振器を選択したり、発
振周波数精度は良好とはいえないが、比較的安価な抵抗
器１本で発振器を構成できるＣＲ発振器を選択したりと
いう事が、同一機能で発振回路のみが異る複数の種類の
半導体集積回路が用意されていない限り不可能であると
いうことである。また、逆に上記の様な選択を可能とす
るには、同一機能で発振回路のみが異る複数の種類の半
導体集積回路を生産、供給側で用意しなければならず合
理的でないという欠点がある。
本発明の発振方式自動選択回路は、発振の為の素子を接
続する入力および出力の外部端子と、２つの外部端子に
水晶発振子を接続する方式の水晶発振器と、２つの外部
端子に抵抗器を接続する方式のＣＲ発振器と、前記発振
の為の素子を接続する外部端子のうち入力端子に接続さ
れた電位検出回路と、その電位検出回路の出力に応じて
前記入力および出力の外部端子へ水晶発振器、あるいは
、ＣＲ発振器を選択的に接続する切換回路を有している
。
続する入力および出力の外部端子と、２つの外部端子に
水晶発振子を接続する方式の水晶発振器と、２つの外部
端子に抵抗器を接続する方式のＣＲ発振器と、前記発振
の為の素子を接続する外部端子のうち入力端子に接続さ
れた電位検出回路と、その電位検出回路の出力に応じて
前記入力および出力の外部端子へ水晶発振器、あるいは
、ＣＲ発振器を選択的に接続する切換回路を有している
。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のブロック図、第２図は
そのブロック図を具体的に実現する回路の一例の図であ
る。入力端子２１および出力端子２２へは、発振の為の
素子、即ち、水晶発振子あるいは抵抗器を接続する。
そのブロック図を具体的に実現する回路の一例の図であ
る。入力端子２１および出力端子２２へは、発振の為の
素子、即ち、水晶発振子あるいは抵抗器を接続する。
今、システムリセットおよび以下で説明する信号Ａ、Ｂ
は、第３図のタイムチャートに示す様に、システムリセ
ットは″“Ｈ”レベルで有効となり、Ｌ°“レベルで解
除となるものとし、第４図に示す回路によって、システ
ムリセットが“Ｈ＋ｔレベルになるのと同時に、信号Ａ
はＨ＋＋レベル、信号Ｂは“Ｌ″レベルなる。そしてそ
の後、信号Ｂは、信号Ａが“Ｌ ”レベルにもどる以前
にＨ“レベルにもどり、信号Ａは、システムリセットが
“Ｌ”レベルとなり解除となる以前に“Ｌ″°°レベル
どる。
は、第３図のタイムチャートに示す様に、システムリセ
ットは″“Ｈ”レベルで有効となり、Ｌ°“レベルで解
除となるものとし、第４図に示す回路によって、システ
ムリセットが“Ｈ＋ｔレベルになるのと同時に、信号Ａ
はＨ＋＋レベル、信号Ｂは“Ｌ″レベルなる。そしてそ
の後、信号Ｂは、信号Ａが“Ｌ ”レベルにもどる以前
にＨ“レベルにもどり、信号Ａは、システムリセットが
“Ｌ”レベルとなり解除となる以前に“Ｌ″°°レベル
どる。
システムリセットが“Ｈ″°°レベルると同時に、Ｎチ
ャネルトランジスタ２３が端子２４から与えられる信号
Ａにより導通となり、入力端子２１の電位を接地電位に
しようとする。また、同時にＯＲゲート２５の出力も“
ＨＩＴレベルに固定される。すると、トランスファーゲ
ート２６および２７が導通、トランスファーゲート２８
および２９が非導通となり、水晶発振器２１０が入力端
子２１および出力端子２２へ接続される。
ャネルトランジスタ２３が端子２４から与えられる信号
Ａにより導通となり、入力端子２１の電位を接地電位に
しようとする。また、同時にＯＲゲート２５の出力も“
ＨＩＴレベルに固定される。すると、トランスファーゲ
ート２６および２７が導通、トランスファーゲート２８
および２９が非導通となり、水晶発振器２１０が入力端
子２１および出力端子２２へ接続される。
この状態で入力端子２１および出力端子２２へ水晶発振
子が外部から接続されている事を想定する。水晶発振子
は直流的には絶縁物である為、入力端子２１における電
位は、電流が水晶発振器２１０内のインバータ２１０１
の出力がら帰還抵抗２１０２を通り、Ｎチャネルトラン
ジスタ２３へ流れ込む経路における帰還抵抗２１０２の
抵抗値とＮチャネルトランジスタ２３の導通抵抗値の比
でおよそ決定される。
子が外部から接続されている事を想定する。水晶発振子
は直流的には絶縁物である為、入力端子２１における電
位は、電流が水晶発振器２１０内のインバータ２１０１
の出力がら帰還抵抗２１０２を通り、Ｎチャネルトラン
ジスタ２３へ流れ込む経路における帰還抵抗２１０２の
抵抗値とＮチャネルトランジスタ２３の導通抵抗値の比
でおよそ決定される。
一般に、帰還抵抗値は数メガオームで、トランジスタの
導通抵抗値は数キロオームである為、入力端子２１の電
位は充分に接地電位に近い値となる。次に、入力端子２
１および出力端子２２へ抵抗器が接続されている事を想
定する。この状態は、抵抗器が帰還抵抗２１０２と並列
に接続された状態である。
導通抵抗値は数キロオームである為、入力端子２１の電
位は充分に接地電位に近い値となる。次に、入力端子２
１および出力端子２２へ抵抗器が接続されている事を想
定する。この状態は、抵抗器が帰還抵抗２１０２と並列
に接続された状態である。
一般に、発振の為の抵抗器は数十キロから数百キロオー
ムに選定しており、Ｎチャネルトランジスタ２３の導通
抵抗値が数キロオームで比較的値が近い事から、入力端
子２１の電位が先に述べた水晶発振子の場合に比較して
高くなる事は明らかである。そして、この入力端子２１
における電位の違いを電位比較器２１１が判定できる様
に、規準電圧を抵抗器２１２および２１３で設定する事
により、電位比較器２１１の出力は、入力端子２１に水
晶発振子が接続された場合がＨ＋＋レベル、抵抗器が接
続された場合が°′Ｌ゛ルベルとなり、入力端子２１４
から与えられる信号Ｂが“Ｈ゛レベルなると同時に、ラ
ッチ２１５で保持される。更に、入力端子２１４から与
えられる信号ＡがＬ ”レベルになると同時に、Ｎチャ
ネルトランジスタ２３が非導通、また、ＯＲゲート２５
の出力が電位比較器２１１の出力に基づくしベルとなる
。
ムに選定しており、Ｎチャネルトランジスタ２３の導通
抵抗値が数キロオームで比較的値が近い事から、入力端
子２１の電位が先に述べた水晶発振子の場合に比較して
高くなる事は明らかである。そして、この入力端子２１
における電位の違いを電位比較器２１１が判定できる様
に、規準電圧を抵抗器２１２および２１３で設定する事
により、電位比較器２１１の出力は、入力端子２１に水
晶発振子が接続された場合がＨ＋＋レベル、抵抗器が接
続された場合が°′Ｌ゛ルベルとなり、入力端子２１４
から与えられる信号Ｂが“Ｈ゛レベルなると同時に、ラ
ッチ２１５で保持される。更に、入力端子２１４から与
えられる信号ＡがＬ ”レベルになると同時に、Ｎチャ
ネルトランジスタ２３が非導通、また、ＯＲゲート２５
の出力が電位比較器２１１の出力に基づくしベルとなる
。
即ち、入力端子２１および出力端子２２に外部より接続
された素子が、水晶発振子である場合は“Ｈ″レベルな
り、トランスファーゲート２６および２７が導通、トラ
ンスファーゲート２８および２９が非導通のままとなり
、水晶発振器が、また、抵抗器である場合はＬ′”レベ
ルとなり、トランスファーゲート２６および２７が非導
通。
された素子が、水晶発振子である場合は“Ｈ″レベルな
り、トランスファーゲート２６および２７が導通、トラ
ンスファーゲート２８および２９が非導通のままとなり
、水晶発振器が、また、抵抗器である場合はＬ′”レベ
ルとなり、トランスファーゲート２６および２７が非導
通。
トランスファーゲート２８および２９が導通にかわり、
ＣＲ発振器２１６がそれぞれ選択され発振が開始する。
ＣＲ発振器２１６がそれぞれ選択され発振が開始する。
第５図は本発明の第２の実施例の回路図である。第１の
実施例と大きく違うのは、第２図におけるＮチャネルト
ランジスタ２４が第５図では、Ｐチャネルトランジスタ
に変わった点である。
実施例と大きく違うのは、第２図におけるＮチャネルト
ランジスタ２４が第５図では、Ｐチャネルトランジスタ
に変わった点である。
使用する信号は第１の実施例と同様、第３図に示す通り
である。回路動作は第１の実施例とほぼ同様であるが、
入力端子５１における電位の判定に関する点が異る。そ
れは、システムリセットによりＰチャネルトランジスタ
のゲートが“Ｌ ＩＩレベルになり導通する事によって
、入力端子５１を“Ｈ”レベルにしようとする点であり
、入力端子５１および出力端子５２に水晶発振子が外部
より接続されていれば、入力端子５１の電位は充分°“
Ｈ“°に近く、また、抵抗器が接続されれいれば、水晶
発振子の場合に比較して低くなる。
である。回路動作は第１の実施例とほぼ同様であるが、
入力端子５１における電位の判定に関する点が異る。そ
れは、システムリセットによりＰチャネルトランジスタ
のゲートが“Ｌ ＩＩレベルになり導通する事によって
、入力端子５１を“Ｈ”レベルにしようとする点であり
、入力端子５１および出力端子５２に水晶発振子が外部
より接続されていれば、入力端子５１の電位は充分°“
Ｈ“°に近く、また、抵抗器が接続されれいれば、水晶
発振子の場合に比較して低くなる。
よって、結果としてラッチ５１５の出力は入力端子５１
および出力端子５２に水晶発振器が接続された場合“Ｌ
”レベルとなり、システムリセット解除後もＮＡＮＤ
ゲート５５の出力はＨ“°レベルのままで、トランスフ
ァーゲート５６，５７が導通、またトランスファーゲー
ト５８ ＋’ ５９が非導通となって水晶発振器が選択
される。また、抵抗器が接続された場合は、ラッチ５１
５の出力は“Ｈ”レベルとなり、システムリセット解除
後は、ＮＡＮＤゲート５５の出力は“Ｌ ”レベルに変
わり、トランスファーゲー）５６，５７が非導通、また
トランスファーゲート５８，５９が導通となってＣＲ発
振器が選択される。
および出力端子５２に水晶発振器が接続された場合“Ｌ
”レベルとなり、システムリセット解除後もＮＡＮＤ
ゲート５５の出力はＨ“°レベルのままで、トランスフ
ァーゲート５６，５７が導通、またトランスファーゲー
ト５８ ＋’ ５９が非導通となって水晶発振器が選択
される。また、抵抗器が接続された場合は、ラッチ５１
５の出力は“Ｈ”レベルとなり、システムリセット解除
後は、ＮＡＮＤゲート５５の出力は“Ｌ ”レベルに変
わり、トランスファーゲー）５６，５７が非導通、また
トランスファーゲート５８，５９が導通となってＣＲ発
振器が選択される。
以上説明した様に本発明は、単独の半導体集積回路に水
晶発振器とＣＲ発振器の２つの発振器を有し、発振のた
に外部端子に接続された素子、即ち水晶発振子あるいは
抵抗器を自動判定し、その素子に応じた発振器が起動す
る構造にする事により、半導体集積回路の使用者がその
使用目的、用途によって水晶発振子を使い、比較的高価
になりながらも発振周波数精度の良好な水晶発振器を選
択したり、発振周波数精度は良好とはいえないが、比較
的安価な抵抗器１本で発振器を構成できるＣＲ発振器を
選択したりという事が、単独の半導体集積回路で可能に
なり、また、半導体集積回路を生産する立場では、同一
機能で発振器のみが異る複数の種類の集積回路を用意す
る必要が無くなるという効果がある。
晶発振器とＣＲ発振器の２つの発振器を有し、発振のた
に外部端子に接続された素子、即ち水晶発振子あるいは
抵抗器を自動判定し、その素子に応じた発振器が起動す
る構造にする事により、半導体集積回路の使用者がその
使用目的、用途によって水晶発振子を使い、比較的高価
になりながらも発振周波数精度の良好な水晶発振器を選
択したり、発振周波数精度は良好とはいえないが、比較
的安価な抵抗器１本で発振器を構成できるＣＲ発振器を
選択したりという事が、単独の半導体集積回路で可能に
なり、また、半導体集積回路を生産する立場では、同一
機能で発振器のみが異る複数の種類の集積回路を用意す
る必要が無くなるという効果がある。
第１図は本発明の第１の実施例のブロック図、第２図は
第１図の具体的な回路図、第３図は第２図の回路で使用
する信号のタイムチャート、第４図は第３図の信号を発
生する回路の一例を示す図、第５図は第２の実施例の回
路図、第６図及び第７図は従来の発振回路の例の図で、
それぞれ水晶発振器とＣＲ発振器である。 １１・・・入力端子、１２・・・出力端子、１３・・・
２つの外部端子に水晶発振子を接続する方式の水晶発振
器、１４・・・２つの外部端子に抵抗器を接続する方式
のＣＲ発振器、１５・・・電圧検出回路、１６・・・発
振器の切換回路、２１・・・入力端子、２２・・・出力
端子、２３・・・Ｎチャネルトランジスタ、２４・・・
入力端子、２５・・・ＯＲゲート、２６，２７，２８゜
２９・・・トランスファーゲート、２１０・・・水晶発
振器、２１１・・・電位比較器、２１２，２１３・・・
リファレンス電圧設定用抵抗器、２１４・・・入力端子
、２１５・・・ラッチ、２１６・・・ＣＲ発振器、２１
７・・・インバータ。
第１図の具体的な回路図、第３図は第２図の回路で使用
する信号のタイムチャート、第４図は第３図の信号を発
生する回路の一例を示す図、第５図は第２の実施例の回
路図、第６図及び第７図は従来の発振回路の例の図で、
それぞれ水晶発振器とＣＲ発振器である。 １１・・・入力端子、１２・・・出力端子、１３・・・
２つの外部端子に水晶発振子を接続する方式の水晶発振
器、１４・・・２つの外部端子に抵抗器を接続する方式
のＣＲ発振器、１５・・・電圧検出回路、１６・・・発
振器の切換回路、２１・・・入力端子、２２・・・出力
端子、２３・・・Ｎチャネルトランジスタ、２４・・・
入力端子、２５・・・ＯＲゲート、２６，２７，２８゜
２９・・・トランスファーゲート、２１０・・・水晶発
振器、２１１・・・電位比較器、２１２，２１３・・・
リファレンス電圧設定用抵抗器、２１４・・・入力端子
、２１５・・・ラッチ、２１６・・・ＣＲ発振器、２１
７・・・インバータ。
Claims (1)
- 入力および出力の計２つの外部端子と、２つの外部端子
に水晶発振子を接続する方式の水晶発振器と、２つの外
部端子に抵抗器を接続する方式のＣＲ発振器と、前記入
力端子に接続された電位検出回路と、該検出回路の出力
に応じて前記入力および出力の外部端子へ先の二種類の
発振器を選択的に接続する切換回路を有し、システムリ
セットと同時に前記水晶発振器をその外部端子に接続し
て発振器選択モードになり、そのシステムリセットが解
除される以前に前記２つの外部端子に外部より抵抗器あ
るいは水晶発振子を接続した場合の入力端子における電
位の違いを検出して発振器を切換える事を特徴とする発
振方式自動選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9050588A JPH01261007A (ja) | 1988-04-12 | 1988-04-12 | 発振方式自動選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9050588A JPH01261007A (ja) | 1988-04-12 | 1988-04-12 | 発振方式自動選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261007A true JPH01261007A (ja) | 1989-10-18 |
Family
ID=14000357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9050588A Pending JPH01261007A (ja) | 1988-04-12 | 1988-04-12 | 発振方式自動選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261007A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030710B2 (en) | 2003-08-04 | 2006-04-18 | Nec Electronics Corporation | Oscillator circuit and semiconductor integrated circuit device |
-
1988
- 1988-04-12 JP JP9050588A patent/JPH01261007A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030710B2 (en) | 2003-08-04 | 2006-04-18 | Nec Electronics Corporation | Oscillator circuit and semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4296338A (en) | Power on and low voltage reset circuit | |
| US5184031A (en) | Semiconductor integrated circuit | |
| JPS62217714A (ja) | 高電圧検出回路 | |
| EP0802632B1 (en) | Auto-reset circuit with improved testability | |
| JPS62149215A (ja) | 時定数回路 | |
| US4313064A (en) | Integrated circuit detecting the characteristic of an external system | |
| US4465944A (en) | Three state input circuits | |
| US6271735B1 (en) | Oscillator controller with first and second voltage reference | |
| US4870383A (en) | Oscillator circuit | |
| JPS586964B2 (ja) | 電源制御方式 | |
| JPH06318935A (ja) | 同期信号検出装置 | |
| JP3183920B2 (ja) | 半導体集積回路 | |
| US6911873B2 (en) | Detection circuit and method for an oscillator | |
| US7038549B2 (en) | Oscillator circuit with switchable feedback | |
| JP2776093B2 (ja) | リセット回路 | |
| US5212410A (en) | Register circuit in which a stop current may be measured | |
| JPH0421369B2 (ja) | ||
| JPH08274607A (ja) | Ｃｐｕの電源電圧監視回路 | |
| JPH0697796A (ja) | パワーオンリセット回路 | |
| US7800425B2 (en) | On-chip mode-setting circuit and method for a chip | |
| US5414709A (en) | Circuit for generating a configuration signal for a network system | |
| US5789943A (en) | V.35 network terminator | |
| JPH0640112B2 (ja) | 電源電圧検出保持回路 | |
| JPH08106335A (ja) | 半導体集積回路 | |
| JPH01191064A (ja) | 電圧検出回路 |