JPH01191064A

JPH01191064A - 電圧検出回路

Info

Publication number: JPH01191064A
Application number: JP63014625A
Authority: JP
Inventors: Koji Sekiguchi; 関口　幸司; Seiichi Hirai; 誠一平井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-01-27
Filing date: 1988-01-27
Publication date: 1989-08-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は電圧検出回路、特に集積回路に内蔵される電
圧検出回路に関する。

（従来の技術）集積回路（以下、ＩＣと称する）、例えばメモリでは、
書込み電圧等、供給される電圧が最適値でなければなら
ない箇所には電圧検出回路が設けられている。このよう
な電圧検出回路では基準電圧と、供給される電圧とが比
較される。そして、電圧検出回路からの信号で供給され
る電圧が適当かどうかが決定されるようになっている。

以下、従来の電圧検出回路について説明する。

まず、第４図はツェナーダイオードを用いた電圧検出回
路である。電源電圧Ｅｏは抵抗２７を介してＮＰＮトラ
ンジスタ２８のコレクタに供給され、エミッタは接地電
位ＧＮＤに接続されている。、また、被検出電圧Ｅ１は
ツェナーダイオード２９のカソードに供給され、そのア
ノードは抵抗３０を介して接地されている。このツェナ
ー、ダイオード２９のアノードと抵抗３０の接続点には
上記トランジスタ２８のベースが接続され、抵抗２７と
トランジスタ２８のコレクタの接続点には検出信号Ｆ１
が出力されるようになっている。

上記回路はツェナーダイオード２９が被検出電圧Ｅ１を
受けて発生した一定電圧ｖ１を基準とし、抵抗３０に発
生する電圧（Ｅｌ−Ｖｌ）がトランジスタ２８のベース
・エミッタ間電圧ＶＢＥより大きいかもしくは小さいか
によってトランジスタ２８がオンもしくはオフし、“０
１もしくは“１ｍレベルの検出信号Ｆ１が出力されるよ
うにしたものである。

第５図は電圧比較回路を用いた電圧検出回路である。電
源電圧Ｅ。が電圧比較回路３１に供給されている。また
、被検出電圧Ｅ１は２つの抵抗３２．３３を介して接地
されており、２つの抵抗３２と３３の接続点の電圧が電
圧比較回路３１の非反転入力端子に供給されている。ま
た、電圧比較回路３１の反転入力端子には外部回路から
基準電圧Ｖ２が供給されるようになっている。

被検出電圧Ｅｌは抵抗３２と３３の抵抗値によって分割
され、その電圧値と、設定された検出電圧ｖ２とが比較
される。これにより、電圧比較回路３１の出力端子から
“１“もしくは“０”レベルの検出信号Ｆ２が出力され
る。

第６図は可変抵抗器を用いた電圧検出回路である。電源
電圧Ｅｏは抵抗３４を介してＮＰＮトランジスタ３５の
コレクタに供給され、エミッタは接地電位ＧＮＤに接続
されている。また、被検出電圧Ｅ１は抵抗３６、可変抵
抗器３７を介して接地されている。抵抗３６と可変抵抗
器３７の接続点には上記トランジスタ３５のベースが接
続され、抵抗３４とトランジスタ３５のコレクタの接続
点には検出信号Ｆ３が出力されるようになっている。こ
のような回路は、外付の可変抵抗器３７を調整すること
によって分割電圧の値を設定し、この分割電圧と基準電
圧としてのトランジスタ３５のベース・エミッタ間電圧
ＶＢＥとの大小関係に応じてトランジスタ３５がオンも
しくはオフし、検出信号Ｆ３が“０°もしくは“１”レ
ベルに設定されるようにしたものである。

以上３つの従来例回路には各々問題がある。まず、第４
図回路ではツェナーダイオードを集積化することができ
ず、外部に設けなければならない。

しかもツェナーダイオードの特性のばらつきは検出され
る電圧に直接影響する。また、第５図回路は外部に基準
となる検出電圧を必要とするので検出回路単体で用いる
ことができない。しかも検出電圧レベルのばらつきは外
部から作られる検出電圧に依存する。また、第６図回路
でも外部に設けた可変抵抗器によるものであり、しかも
抵抗値をその都度検出電圧値に合うように設定するとい
う調整の煩わしさがある。

（発明が解決しようとする課題）このように従来の電圧検出回路では比較の基準となる検
出電圧を作る回路素子が外部に設けられている。しかも
この回路素子のばらつきが直接影響したり、調整が煩わ
しい等の欠点がある。

この発明は上記事情を考慮してなされたものであり、そ
の目的は電圧の検出を無調整で行うことができ、かつ高
精度に検出できる電圧検出回路を提供することにある。

［発明の構成］（課題を解決するための手段）この発明の電圧検出回路は基準電圧に対応したディジタ
ルデータを発生するデータ発生手段と、上記ディジタル
データを記憶する記憶手段と、この記憶手段で記憶され
たディジタルデータと上記基準電圧に代って供給される
電圧に対応して上記データ発生手段で発生されるディジ
タルデータとを比較検出する手段とから構成される。

（作用）この発明では、予め回路内部で基準電圧値のデータを記
憶しておき、その後に供給される被検出電圧値のデータ
と比較し、その結果を出力する。

これにより、検出電圧値の検出精度の向上を図る。

（実施例）以下、この発明の一実施例について図面を参照して説明
する。

第１図はこの発明に係る電圧検出回路の一実施例の構成
を示す回路図である。発振゛回路１は、インバータ２と
、インバータ２の両端にそれぞれの一端が接続され、他
端がそれぞれ接地されているコンデンサ３．４と、イン
バータ２と並列に接続されている水晶振動子５により構
成される、いわゆる水晶発振器である。この発振回路１
の出力はインバータ６を介してカウンタ７にクロック信
号として人力されるようになっている。また、カウンタ
７にはリセット信号Ｒが入力されるようになっており、
この信号ＲはＤフリップフロップ８、カウンタ９にも供
給される。Ｄフリップフロップ８はカウンタ７からの出
力Ｑｎがクロック信号として人力されるようになってお
り、このＤフリップフロップ８の出力Ｑはラッチ回路１
０にクロック信号として入力されるようになっている。

他方、発振回路１１はＮＡＮＤゲート１２、インバータ
１３及び１４が直列に接続され、ＮＡＮＤゲート１２の
一方の入力端子にはコンデンサ１５、抵抗１Ｂの一端が
それぞれ接続され、コンデンサ１５の他端はインバータ
１３の出力端子に、抵抗１Ｂの他端はインバータ１４の
出力端子にそれぞれ接続されており、いわゆるＣＲ発振
回路を構成している。この発振回路１１は電圧Ｅで動作
するようになっている。また、ＮＡＮＤゲート１２の他
方の入力端子にはスタート信号Ｓが入力され、発振の開
始、停止の制御ができるように構成されている。発振回
路１１の出力はレベルシフタ１７を介してカウンタ９に
クロック信号として入力されている。カウンタ９の複数
ビットの出力データはラッチ回路１０でラッチされるよ
うに構成されており、ラッチ回路１０の出力データはメ
モリ１８、比較器１９に供給されている。メモリ１８に
はデータ書込み信号ＷＲ及びデータ読出し信号ＲＤの端
子が設けられ、両信号に基づいてデータの読み書きが制
御される。比較器１９にはメモリ１８の出力データとラ
ッチ回路ｌＯの出力データが供給されるようになってお
り、その比較結果である検出信号Ｏが出力される。

上記回路が組込まれている集積回路（以下、ＩＣと称す
る）、では、ＩＣの電源投入後、リセット信号Ｒでカウ
ンタ７．９及びフリップフロップ８がリセット状態にな
り、リセットの解除後、カウンタ７は発振回路１の発振
をカウントする。−方、電圧Ｅとしてまず基準電圧を与
え、スタート信号Ｓにより発振回路ｌｌの発振を開始す
る。この発明では、供給電圧Ｅに対する発振回路１１の
発振周波数には第２図のような特性図で示す関係があり
、これを利用している。カウンタ９はレベルシフタ１７
を介して発振回路１１からの周波数をカウントする。こ
こで、カウンタ７のある値でフリップフロップ８が“０
゛から“１”レベルに切換わり、ラッチ回路１０にクロ
ック信号として入力されるので、ラッチ回路１０でカウ
ンタ９のデータがラッチされ、発振回路１１の周波数に
対応したディジタルデータがサンプリングされる。この
サンプリングされたデータはメモリ１８に書込み信号Ｗ
Ｒを用いて記憶される。以上で検出電圧値の設定が完了
する。次にＩＣに被検出電圧を電圧Ｅとして与え、上記
と同様の動作を行わせることにより、カウンタ９、ラッ
チ回路１０を用いて、被検出電圧に対する発振回路１１
の周波数に対応したディジタルデータがサンプリングさ
れると共に比較器１９に入力される。そして、メモリ１
Ｂに記憶されている上記した基準電圧値のデータを読出
し信号ＲＤを用いて比較器１９に入力される。このとき
の検出信号０：；より、この信号Ｏが供給される他の回
路では、ＩＣに供給される電圧Ｅが最適かどうか判断す
ることができる。

第３図はこの発明の他の実施例による構成の回路図であ
る。この実施例回路では前記のＣＲ発振回路１１の代わ
りにＣＲ積分回路を使用したものである。発振回路１の
出力はインバータ６を介してカウンタ７に入力されるよ
うになっている。スタート信号Ｓはリセット信号Ｒとし
てカウンタ７に入力されると共に、インバータ２０に入
力される。

インバータ２０の出力端子はＰチャネルＭＯＳトランジ
スタ２１及びＮチャネルＭＯ８）ランジスタ２２からな
るＣＭＯＳインバータ２３に接続されている。

このＣＭＯＳインバータ２３は電圧Ｅが供給されること
により動作し、その出力は抵抗２４を介してインバータ
２５に入力されるようになっている。また、抵抗２４と
インバータ２５の接続点にはコンデンサ２Ｂの一端が接
続されており、その他端は接地されている。インバータ
２５の出力はラッチ回路ｌＯにクロック信号として供給
されるようになっている。うッチ回路１０にはカウンタ
３でカウントされた複数ビットのディジタルデータが供
給され、このラッチ回路ｌＯの出力データはメモリ１８
、比較器１９に供給されている。メモリ１８にはデータ
書込み信号ＷＲ及びデータ読出し信号ＲＤの端子が設け
られ、両信号に基づいてデータの読み書きが制御される
。

比較器１９にはメモリ１８の出力データとラッチ回路ｌ
Ｏの出力データが供給されるようになっており、その比
較結果である検出信号Ｏが出力される。

上記回路はＩＣの電源投入後、スタート信号Ｓが“０＃
レベルから“１ルベルに切換わり、リセット信号Ｒでカ
ウンタ７がリセット状態になり、リセットの解除後、カ
ウンタ７は発振回路１の発振をカウントする。一方、電
圧Ｅとしてまず基準電圧を与え、インバータ２０の“０
°レベル出力によりトランジスタ２２はオフし、トラン
ジスタ２１がオンすることにより抵抗２４を介してコン
デンサ２Ｂに充電が開始される。その後、コンデンサの
充電電圧がインバータ２５の回路閾値に達してインバー
タ２５の出力が“０ｍレベルに反転するとラッチ回路ｌ
Ｏが働き、そのときのカウンタ７のデータがラッチされ
る。ラッチ回路ｌＯでカウンタ７のデータがラッチされ
ることにより、発振回路１の周波数に対応してディジタ
ルデータがサンプリングされる。このサンプリングされ
たデータはメモリ１８に書込み信号ＷＲを用いて記憶さ
れる。以上で検出電圧レベルの設定は完了する。次に被
検出電圧を電圧Ｅとして与え、上記と同様の動作を行わ
せ、カウンタ７、ラッチ回路１０を用いて、被検出電圧
に対する発振回路７の周波数に対応したディジタルデー
タがサンプリングされると共に比較器１９に入力される
。そして、メモリ１８に記憶されている上記した基準電
圧値のデータが読出し信号ＲＤを用いて比較器１９に入
力される。このときの検出信号Ｏにより、この信号０が
供給される他の回路では、ＩＣに供給される電圧Ｅが最
適かどうが判断することができる。

このような構成にすれば、検出電圧はディジタルデータ
として各ＩＣにおいて内部のメモリに記憶されるため、
検出誤差が少なくなり、検出レベルのばらつきも少なく
なる。また、検出誤差は内部カウンタ及びメモリの容量
を増やすことで精度を上げることができる。

また、メモリ部分１．：ＥＰＲＯＭ、Ｅ２　ＰＲＯＭ等
の不揮発性メモリを使用すれば、製造したＩＣの出荷時
に予め検出する電圧値を書込んでおくことができ、この
ＩＣを使用したシステムでの電源検出回路の無調整化が
図れる。

［発明の効果］以上詳述したようにこの発明によれば、電圧の検出を無
調整でかつ高精度に行うことができる電圧検出回路を提
供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例による構成を示す回路図、
第２図は供給電圧に対する発振周波数の関係を示す特性
曲線、第３図はこの発明の他の実施例による構成を示す
回路図、第４図、第５図、第６図はそれぞれ従来の電圧
検出回路の構成を示す回路図である。！、１１・・・発振回路、２．６．１３．１４・・・イ
ンバータ、３．４．１５・・・コンデンサ、５・・・水
晶振動子、７．９・・・カウンタ、８・・・Ｄフリップ
フロップ、ｌＯ・・・ラッチ回路、１２・・・ＮＡＮＤ
ゲート、１５・・・コンデンサ、１６・・・抵抗、１７
・・・レベルシフタ、１８・・・メモリ、１９・・・比
較器。出願人代理人　弁理士　鈴江武彦第２図第４０第５図第６図

Claims

【特許請求の範囲】

（１）基準電圧に対応したディジタルデータを発生する
データ発生手段と、上記ディジタルデータを記憶する記憶手段と、上記記憶
手段で記憶されたディジタルデータと上記基準電圧に代
って供給される電圧に対応して上記データ発生手段で発
生されるディジタルデータとを比較検出する手段とを具備したことを特徴とする電圧検出回路。
（２）前記記憶手段が不揮発性メモリであることを特徴
とする特許請求の範囲第１項に記載の電圧検出回路。