JPH0126205B2 - - Google Patents
Info
- Publication number
- JPH0126205B2 JPH0126205B2 JP15291883A JP15291883A JPH0126205B2 JP H0126205 B2 JPH0126205 B2 JP H0126205B2 JP 15291883 A JP15291883 A JP 15291883A JP 15291883 A JP15291883 A JP 15291883A JP H0126205 B2 JPH0126205 B2 JP H0126205B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- series
- switches
- switch
- control lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明は、
複数ｎ個のA1，A2……Aoと、
複数ｎ個の〜A1，〜A2……〜Aoとを入力信号
電流とし（但し、ａ＝２を表わし、または〜Ai
（ｉ＝１，２……ａ）は、Aiの否定論理を表わ
す）、
B1＝A1A2……Ao-1Ao、
B2＝A1A2……Ao-1〜Ao、
B3＝A1A2……Ao-2〜Ao-1Ao、
B4＝A1A2……Ao-2〜Ao-1〜Ao
B5＝A1A2……Ao-3〜Ao-2Ao-1Ao、
B6＝A1A2……Ao-3〜Ao-2〜Ao、
B7＝A1A2……Ao-3〜Ao-2〜Ao-1Ao、
B8＝A1A2……Ao-3〜Ao-2〜Ao-1〜Ao、
Ba-2＝A1〜A2……〜Ao-1〜Ao
Ba-1＝〜A1〜A2……〜Ao-1〜Ao
Ba＝〜A1〜A2……〜Ao-1〜Ao
の論理積で表わされる出力信号電流を出力する、
ジヨセフソン素子を用いて構成されたジヨセフソ
ンデコード回路に関する。[Detailed Description of the Invention] The present invention uses a plurality of n A 1 , A 2 ...A o and a plurality of n ~A 1 , ~A 2 ... ~A o as input signal currents (however, , represents a=2, or ~A i
(i = 1, 2...a) represents the negative logic of A i ), B 1 = A 1 A 2 ... A o-1 A o , B 2 = A 1 A 2 ... A o-1 〜A o , B 3 = A 1 A 2 ……A o-2 〜A o-1 A o , B 4 = A 1 A 2 ……A o-2 〜A o-1 〜A o B 5 ＝A 1 A 2 ...A o-3 ~ A o-2 A o-1 A o , B 6 =A 1 A 2 ...A o-3 ~A o-2 ~ A o , B 7 =A 1 A 2 ……A o-3 〜A o-2 〜A o-1 A o , B 8 = A 1 A 2 ……A o-3 〜A o-2 〜A o -1 〜A o , B a-2 =A 1 ~A 2 ... ~A o-1 ~A o B a-1 = ~A 1 ~A 2 ... ~A o-1 ~ A o B a = ~A 1 ~A 2 ... ~A Outputs an output signal current expressed by the logical product of o-1 ~ A o ,
The present invention relates to a Josephson decoding circuit configured using Josephson elements.
このようなジヨセフソンデコード回路として、
従来、第１図に伴なつて次に述べる構成を有する
ものが提案されている。 As such Josephson decoding circuit,
Conventionally, a device having the following configuration in conjunction with FIG. 1 has been proposed.
ただし、簡単のため、ｎ＝３、従つてａ＝23＝
８の場合で述べる。 However, for simplicity, n=3, so a=2 3 =
This will be explained using case 8.
すなわち、
A1を入力として、A1及び〜A1を出力する相補
性信号発生回路A1と、A2を入力として、A2及び
〜A2を出力する相補性信号発生回路Q2と、A3を
入力として、A3及び〜A3を出力する相補性信号
発生回路Q3とを有する。 That is, a complementary signal generation circuit A 1 which takes A 1 as an input and outputs A 1 and ~A 1 ; a complementary signal generation circuit Q 2 which takes A 2 as an input and outputs A 2 and ~A 2 ; It has a complementary signal generation circuit Q 3 which receives A 3 as an input and outputs A 3 and ~A 3 .
この場合、相補性信号発生回路Q1，Q2及びQ3
のそれぞれは、ジヨセフソン素子を用いて構成さ
れている。 In this case, complementary signal generation circuits Q 1 , Q 2 and Q 3
Each of them is constructed using Josephson elements.
また、ジヨセフソン素子E12，E34，E56及びE78
を有する。 Also, Josephson elements E 12 , E 34 , E 56 and E 78
has.
しかして、ジヨセフソン素子E12及びE34の制御
線が直列に接続されて、それらに相補性信号発生
回路Q1からのA1が供給されるようになされてい
る。 Thus, the control lines of the Josephson elements E12 and E34 are connected in series so that they are supplied with A1 from the complementary signal generating circuit Q1 .
また、ジヨセフソン素子E56及びE78の制御線が
直列に接続されて、それらに相補性信号発生回路
Q1からの〜A1が供給されるようになされている。 In addition, the control lines of Josephson elements E56 and E78 are connected in series, and a complementary signal generation circuit is connected to them.
~A 1 from Q 1 is made to be supplied.
さらに、ジヨセフソン素子E12及びE56の接合が
直列に接続されて、それらに相補性信号発生回路
Q2からのA2が供給されるようになされている。 Furthermore, the junctions of Josephson elements E 12 and E 56 are connected in series, and a complementary signal generation circuit is connected to them.
A 2 from Q 2 is made to be supplied.
また、ジヨセフソン素子E34及びE78の接合が直
列に接続されて、それらに相補性信号発生回路
Q2からの〜A2が供給されるようになされている。 In addition, the junctions of Josephson elements E 34 and E 78 are connected in series, and a complementary signal generation circuit is connected to them.
~A 2 from Q 2 is made to be supplied.
さらに、ジヨセフソン素子E1，E2……E8を有
する。 Furthermore, Josephson elements E 1 , E 2 . . . E 8 are included.
しかして、ジヨセフソン素子E1及びE2の制御
線が直列に接続されて、ジヨセフソン素子E12の
接合の両端に、抵抗Ｒ１２を介して接続され、ま
た、ジヨセフソン素子E3及びE4の制御線が直列
に接続されて、ジヨセフソン素子E34の接合の両
端に、抵抗Ｒ３４を介して接続されている。 Thus, the control lines of the Josephson elements E 1 and E 2 are connected in series and connected to both ends of the junction of the Josephson element E 12 via the resistor R12, and the control lines of the Josephson elements E 3 and E 4 are connected in series. are connected in series to both ends of the Josephson element E34 via a resistor R34.
さらに、ジヨセフソン素子E5及びE6の制御線
が直列に接続されて、ジヨセフソン素子E56の制
御線の接合の両端に、抵抗R56を介して接続さ
れ、また、ジヨセフソン素子E7及びE8の制御線
が直列に接続されて、ジヨセフソン素子E78の接
合の両端に、抵抗R78を介して接続されている。 Furthermore, the control lines of Josephson elements E 5 and E 6 are connected in series and connected to both ends of the control line junction of Josephson element E 56 via a resistor R 56 , and the control lines of Josephson elements E 7 and E 8 are connected in series. The control lines of are connected in series to both ends of the Josephson element E 78 junction via a resistor R 78 .
また、ジヨセフソン素子E1，E3，E5及びE7が
直列に接続されて、それらに相補性信号発生回路
Q3からのA3が供給されるようになされている。 Furthermore, Josephson elements E 1 , E 3 , E 5 and E 7 are connected in series, and a complementary signal generation circuit is connected to them.
A 3 from Q 3 is made to be supplied.
さらに、ジヨセフソン素子E2，E4，E6及びE8
が直列に接続されて、それらに相補性信号発生回
路Q3からの〜A3が供給されるようになされてい
る。 Furthermore, Josephson elements E 2 , E 4 , E 6 and E 8
are connected in series so that ~ A3 from the complementary signal generating circuit Q3 is supplied to them.
また、ジヨセフソン素子E1，E2……E8の接合
の両端が、それぞれ抵抗R1，R2……R8を介して
負荷M1，M2……M8に接続されている。 Furthermore, both ends of the Josephson elements E1 , E2 ... E8 are connected to loads M1 , M2 ... M8 via resistors R1 , R2 ... R8 , respectively.
以上が従来提案されているジヨセフソンデコー
ド回路の構成である。 The above is the configuration of the Josephson decoding circuit that has been proposed in the past.
このような構成によれば、相補性信号発生回路
Q1，Q2級びQ3に供給されるA1，A2及びA3を入
力として、
B1＝A1A2A3
B2＝A1A2〜A3
B3＝A1〜A2A3
B4＝A1〜A2〜A3
B5＝〜A1A2A3
B6＝〜A1A2〜A3
B7＝〜A1〜A2A3
B8＝〜A1〜A2〜A3
の論理積で表わされる出力信号を、それぞれ負荷
M1，M2，M3，M4，M5，M6，M7及びM8に供
給することができる。 According to such a configuration, the complementary signal generation circuit
With A 1 , A 2 and A 3 supplied to Q 1 , Q 2 class and Q 3 as input, B 1 = A 1 A 2 A 3 B 2 = A 1 A 2 ~ A 3 B 3 = A 1 ~ A 2 A 3 B 4 = A 1 ~ A 2 ~ A 3 B 5 = ~ A 1 A 2 A 3 B 6 = ~ A 1 A 2 ~ A 3 B 7 = ~ A 1 ~ A 2 A 3 B 8 = The output signals represented by the AND of ~A 1 ~A 2 ~A 3 are respectively loaded.
It can be supplied to M 1 , M 2 , M 3 , M 4 , M 5 , M 6 , M 7 and M 8 .
いま、その動作を、負荷M1に、B1が供給され
る場合で例示して述べれば、次のとおりである。 The operation will now be described as follows, taking the case where B 1 is supplied to load M 1 as an example.
すなわち、相補性信号発生回路Q1及びQ2から
得られるA1及びA2にもとずき、ジヨセフソン素
子E12の接合が、有電圧状態から零電圧状態に転
移することで、ジヨセフソン素子E12の接合の両
端からA1A2の論理積出力が得られ、そしてその
出力A1A2と、相補性信号発生回路Q3から得られ
るA3とにもとずき、ジヨセフソン素子E1の接合
が、零電圧状態から有電圧状態に転移すること
で、ジヨセフソン素子E1の両端から、B1＝
A1A2A3の論理出力が得られ、そしてそれが、負
荷M1に供給される、という動作によつて、負荷
M1にB1＝A1A2A3で表わされる出力を供給する
ことができる。 That is, based on A 1 and A 2 obtained from the complementary signal generation circuits Q 1 and Q 2 , the junction of the Josephson element E 12 transitions from the voltage state to the zero voltage state, so that the Josephson element E The AND output of A 1 A 2 is obtained from both ends of the junction of 12 , and based on the output A 1 A 2 and A 3 obtained from the complementary signal generating circuit Q 3 , Josephson element E 1 B 1 = B 1 =
By the operation that a logic output of A 1 A 2 A 3 is obtained, which is supplied to the load M 1 , the load
M 1 can be supplied with an output represented by B 1 =A 1 A 2 A 3 .
しかしながら、第１図に示す従来のジヨセフソ
ンデコード回路の場合、ジヨセフソン素子E12，
E34，E56及びE78から構成されている段と、ジヨ
セフソン素子E1，E2……E8から構成されている
段とが縦続接続された構成を有するので、ジヨセ
フソンデコード回路の構成が全体として複雑大型
化するとともに、段間の配線のインダクタンスの
ために、高速動作しないなどの欠点を有してい
た。 However, in the case of the conventional Josephson decoding circuit shown in FIG. 1, the Josephson elements E 12 ,
Since the stage composed of E 34 , E 56 and E 78 and the stage composed of Josephson elements E 1 , E 2 . . . E 8 are connected in cascade, the Josephson decoding circuit is The structure as a whole is complicated and large, and the inductance of the wiring between stages makes it difficult to operate at high speed.
よつて、本発明は、上述した欠点のない新規な
ジヨセフソンデコード回路を提案せんとするもの
で、第２図を伴なつて詳述するところから明らか
となるであろう。 Therefore, the present invention seeks to propose a new Josephson decoding circuit which does not have the above-mentioned drawbacks, as will become clear from the detailed description in conjunction with FIG.
第２図は、本発明によるジヨセフソンデコード
回路の一例を示し、次に述べる構成を有する。 FIG. 2 shows an example of a Josephson decoding circuit according to the present invention, and has the configuration described below.
但し、以下簡単のため、第１図の場合と同様
に、ｎ＝３、従つてａ＝23＝８の場合で述べる。 However, for the sake of simplicity, the following description will be made assuming that n=3, and therefore a=2 3 =8, as in the case of FIG.
すなわち、ジヨセフソン接合と制御線とを有す
るジヨセフソンスイツチE11及びE′11と、
ジヨセフソン接合と制御線とを有するジヨセフ
ソンスイツチE21及びE′21、及びE22及びE′22と、
ジヨセフソン接合とを有するジヨセフソンスイ
ツチE31及びE31，E32及びE′32，E33及びE′33、及
びE34及びE′34とを有する。 namely, Josephson switches E 11 and E' 11 having a Josephson junction and a control line; Josephson switches E 21 and E' 21 and E 22 and E' 22 having a Josephson junction and a control line; Josephson switches E 31 and E 31 , E 32 and E' 32 , E 33 and E' 33 , and E 34 and E' 34 having Josephson junctions.
この場合、ジヨセフソンスイツチE11，E21及び
E22、及びE31，E32，E33及びE34のジヨセフソン
接合のそれぞれは、それに第１（または第２）の
方向（以下簡単のため第１方項とする）バイアス
電流が供給され、且つ制御線に第１の方向の制御
電流が供給された場合、零電圧状態から有電圧状
態にスイツチする閾値を有する。 In this case, Josephson switches E 11 , E 21 and
Each of the Josephson junctions E 22 , E 31 , E 32 , E 33 and E 34 is supplied with a bias current in a first (or second) direction (hereinafter referred to as the first direction for simplicity); In addition, when a control current in the first direction is supplied to the control line, it has a threshold value for switching from a zero voltage state to a voltage applied state.
また、ジヨセフソンスイツチE′11，E′21及び
E′22、及びE′31，E′32，E′33及びE′34のジヨセフ
ソ
ン接合のそれぞれは、それに第１の方向のバイア
ス電流が供給され、且つ制御線に第２の方向（第
１の方向とは逆）の制御電流が供給された場合、
零電圧状態から有電圧状態にスイツチする閾値を
有する。 Also, Josephson switches E′ 11 , E′ 21 and
Each of the Josephson junctions E' 22 , E' 31 , E' 32 , E' 33 and E' 34 has a bias current supplied to it in a first direction and a control line in a second direction (first If a control current (opposite to the direction of ) is supplied, then
It has a threshold value for switching from a zero voltage state to a voltage applied state.
また、入力信号電流A1が第１の方向に、入力
信号電流〜A1が第２の方向に供給される入力信
号電流線L1と、
入力信号電流A2が第１の方向に、入力信号電
流〜A2が第２の方向に供給される入力信号電流
線L2と、
入力信号電流A3が第１の方向に、入力信号電
流〜A3が第２の方向に供給される入力信号電流
線L3とを有する。 In addition, an input signal current line L 1 to which an input signal current A 1 is supplied in a first direction and an input signal current ~ A 1 in a second direction; an input signal current line L 2 to which a signal current ~A 2 is supplied in a second direction; and an input to which an input signal current A 3 is supplied in a first direction and an input signal current ~ A 3 in a second direction. It has a signal current line L3 .
この場合、入力信号電流路L1に入力信号電流
A1及び〜A1をそれぞれ第１及び第２の方向に供
給するための回路としては、詳細説明は省略する
が、図示のように、ジヨセフソン接合と制御線と
を有するジヨセフソンスイツチG1及びG′1と、抵
抗R1及びR′1とを含み、ジヨセフソンスイツチG1
及びG′1の制御線にそれぞれ電流A1及び〜A1が供
給されるようになされた、所謂ハツフルゲート回
路を用い得る。 In this case, input signal current is applied to input signal current path L1 .
The circuit for supplying A 1 and ~A 1 in the first and second directions, respectively, is a Josephson switch G 1 having a Josephson junction and a control line, as shown, although detailed explanation is omitted. and G′ 1 and resistors R 1 and R′ 1 , the Josephson switch G 1
A so-called hustle-gate circuit may be used in which currents A 1 and ˜A 1 are supplied to the control lines of and G′ 1 , respectively.
また、同様に、入力信号電流路L2に入力信号
電流A2及び〜A2をそれぞれ第１及び第２の方向
に供給するための回路としては、詳細説明は省略
するが、図示のように、ジヨセフソン接合と制御
線とを有するジヨセフソンスイツチG2及びG′2
と、抵抗R2及びR′2とを含み、ジヨセフソンスイ
ツチG2及びG′2の制御線にそれぞれ電流A2及び〜
A2が供給されるようになされた、所謂ハツフル
ゲート回路を用い得る。 Similarly, a circuit for supplying input signal currents A 2 and ~A 2 to the input signal current path L 2 in the first and second directions, respectively, is as shown in the figure, although detailed explanation is omitted. , Josephson switches G 2 and G′ 2 with Josephson junctions and control lines
and resistors R 2 and R' 2 , and supplying currents A 2 and ~ to the control lines of Josephson switches G 2 and G' 2 , respectively.
A so-called hustle-gate circuit can be used, in which A 2 is supplied.
さらに、同様に、入力信号電流路L3に入力信
号電流A3及び〜A3をそれぞれ第１及び第２の方
向に供給するための回路としては、詳細説明は省
略するが、図示のように、ジヨセフソン接合と制
御線とを有するジヨセフソンスイツチG3及びG′3
と、抵抗R3及びR′3とを含み、ジヨセフソンスイ
ツチG3及びG′3の制御線にそれぞれ電流A3及び〜
A3が供給されるようになされた、所謂ハツフル
ゲート回路を用い得る。 Furthermore, similarly, as a circuit for supplying input signal currents A 3 and ~A 3 to the input signal current path L 3 in the first and second directions, respectively, a detailed explanation is omitted, but as shown in the figure. , Josephson switches G 3 and G′ 3 with Josephson junctions and control lines
and resistors R 3 and R′ 3 , and currents A 3 and ~ in the control lines of Josephson switches G 3 and G′ 3 , respectively.
A so-called hustle-gate circuit can be used, in which A 3 is supplied.
しかして、ジヨセフソンスイツチE11及びE′11
のジヨセフソン接合が直列に接続されて、電流線
L2に介挿されている。 Therefore, Josephson switches E 11 and E′ 11
Josephson junctions are connected in series to form a current line
It is inserted in L 2 .
また、ジヨセフソンスイツチE11及びE′11の制
御線が直列に接続されて、電流線L1に介挿され
ている。 Further, the control lines of Josephson switches E11 and E'11 are connected in series and inserted into the current line L1 .
さらに、ジヨセフソンスイツチE21及びE′21、
及びE22及びE′22のジヨセフソン接合が直列に接
続されて、電流線L3に介挿されている。 Furthermore, Josephson switches E 21 and E′ 21 ,
The Josephson junctions of E 22 and E′ 22 are connected in series and inserted into the current line L 3 .
また、ジヨセフソンスイツチE21及びE′21の制
御線が直列に接続されて、抵抗R21を介して、ジ
ヨセフソンスイツチE11のジヨセフソン接合の両
端に接続され、ジヨセフソンスイツチE22及び
E′22の制御線が直列に接続されて抵抗R22を介し
てジヨセフソンスイツチE′11のジヨセフソン接合
の両端に接続されている。 In addition, the control lines of Josephson switches E 21 and E' 21 are connected in series and connected to both ends of the Josephson junction of Josephson switch E 11 through a resistor R 21 , and the control lines of Josephson switch E 22 are connected to both ends of the Josephson junction of Josephson switch E 11 . as well as
The control line of E' 22 is connected in series to both ends of the Josephson junction of the Josephson switch E' 11 through a resistor R 22 .
さらに、ジヨセフソンスイツチE31及びE′31，
E32及びE′32，E33及びE′33、及びE34及びE′34のジ
ヨセフソン接合が直列に接続されて、バイアス電
流線Ｂに接続されている。 In addition, Josephson switches E 31 and E′ 31 ,
Josephson junctions of E 32 and E' 32 , E 33 and E' 33 , and E 34 and E' 34 are connected in series and connected to bias current line B.
また、ジヨセフソンスイツチE31及びE′31の制
御線が直列に接続されて、抵抗R31を介して、ジ
ヨセフソンスイツチE21のジヨセフソン接合の両
端に接続されている。 Further, the control lines of the Josephson switches E31 and E'31 are connected in series and connected to both ends of the Josephson junction of the Josephson switch E21 via a resistor R31 .
さらに、ジヨセフソンスイツチE32及びE′32の
制御線が直列に接続されて、抵抗R32を介して、
ジヨセフソンスイツチE′21のジヨセフソン接合の
両端に接続されている。 Furthermore, the control lines of the Josephson switches E 32 and E′ 32 are connected in series, and through the resistor R 32 ,
Josephson switch E′ 21 is connected to both ends of the Josephson junction.
また、ジヨセフソンスイツチE33及びE′33の制
御線が直列に接続されて、抵抗R33を介して、ジ
ヨセフソンスイツチE22のジヨセフソン接合の両
端に接続されている。 Further, the control lines of the Josephson switches E33 and E'33 are connected in series and connected to both ends of the Josephson junction of the Josephson switch E22 via a resistor R33 .
さらに、ジヨセフソンスイツチE34及びE′34の
制御線が直列に接続されて、抵抗R34を介して、
ジヨセフソンスイツチE′22のジヨセフソン接合の
両端に接続されている。 Furthermore, the control lines of the Josephson switches E 34 and E' 34 are connected in series, and through the resistor R 34 ,
The Josephson switch E′ is connected to both ends of the Josephson junction of 22 .
また、ジヨセフソンスイツチE31，E′31，E32，
E′32……E34及びE′34のジヨセフソン接合の両端
が、それぞれ負荷M1，M2，M3M4……M7及び
M8に接続されている。 Also, Josephson switch E 31 , E′ 31 , E 32 ,
Both ends of Josephson junction of E′ 32 ...E 34 and E′ 34 are subjected to loads M 1 , M 2 , M 3 M 4 ...M 7 and
Connected to M8 .
以上が、本発明によるジヨセフソンデコード回
路の一例構成であるが、このような構成によれ
ば、負荷M1にA1A2A3で表わされている出力信号
電流が、
負荷M2に〜A1〜A2〜A3で表わされている出力信
号電流が、
負荷M3に〜A1〜A2A3で表わされている出力信号
電流が、
負荷M4にA1A2〜A3で表わされている出力信号電
流が、
負荷M5に〜A1A2A3で表わされている出力信号電
流が、
負荷M6にA1〜A2〜A3で表わされている出力信号
電流が、
負荷M7にA1〜A2A3で表わされている出力信号電
流が、
負荷M8に〜A1A2〜A3で表わされている出力信号
電流が、
それぞれ得られるものである。 The above is an example of the configuration of the Josefson decoding circuit according to the present invention. According to such a configuration, the output signal current represented by A 1 A 2 A 3 to the load M 1 is transmitted to the load M 2 The output signal current represented by ~A 1 ~ A 2 ~ A 3 is applied to the load M3 , and the output signal current represented by A 3 is applied to the load M4 . The output signal current represented by A 2 ~ A 3 is applied to load M 5 ~ A 1 A 2 The output signal current represented by A 3 is applied to load M 6 from A 1 ~ A 2 ~ A 3 The output signal current represented by A 1 ~ A 2 A 3 is applied to the load M 7 , and the output signal current represented by ~ A 1 A 2 ~ A 3 is applied to the load M 8 . The output signal currents obtained are the respective output signal currents.
因みに、A1，〜A2及びA3がそれぞれ電流路
L1，L2及びL3に、それぞれ第１の方向、第２の
方向及び第１の方向に供給された場合、ジヨセフ
ソンスイツチE′11，E′22及びE34のジヨセフソン接
合が零電圧状態から有電圧状態にスイツチし、他
のジヨセフソンスイツチのジヨセフソン接合は零
電圧状態の状態を保つているので、負荷M7にA1
〜A2A3の出力信号電流が得られるものである。 Incidentally, A 1 , ~A 2 and A 3 are the current paths, respectively.
When L 1 , L 2 and L 3 are supplied in a first direction, a second direction and a first direction, respectively, the Josephson junctions of Josephson switches E′ 11 , E′ 22 and E 34 are zero. Switches from the voltage state to the voltage state, and the Josephson junctions of the other Josephson switches remain in the zero voltage state, so that the load M 7 receives A 1
An output signal current of ~A 2 A 3 can be obtained.
上述したように、本発明によれば、所期のデコ
ード回路としての機能が得られ、そしてこの場
合、全体の回路が簡易であるので、高速動作をさ
せることができるという特徴を有する。 As described above, according to the present invention, it is possible to obtain the desired function as a decoding circuit, and in this case, since the entire circuit is simple, it is characterized in that it can operate at high speed.
なお、上述に於いては、本発明の一例を示した
に留まり、入力電流路に第１及び第２の方向の入
力電流Ai及び〜Aiを供給する回路を、詳細説明は
省略するが、第３図に示す構成とすることもで
き、その他、本発明の精神を脱することなしに、
種々の変型変更をなし得るであろう。 Note that the above description merely shows an example of the present invention, and a detailed explanation of the circuit that supplies the input currents A i and ~A i in the first and second directions to the input current path will be omitted. , the structure shown in FIG.
Various modifications may be made.
第１図は、従来のジヨセフソンデコード回路を
示す接続図である。
第２図及び第３図は、本発明に依るジヨセフソ
ンデコード回路の実施例を示す接続図である。
FIG. 1 is a connection diagram showing a conventional Josephson decoding circuit. 2 and 3 are connection diagrams showing an embodiment of the Josephson decoding circuit according to the present invention.
Claims (1)
電流とし（但し、ａ＝2nを表わし、また〜Ai（ｉ
＝１，２……ａ）は、Aiの否定論理を表わす）、 B1＝A1A2……Ao-1Ao、 B2＝A1A2……Ao-1〜Ao、 B3＝A1A2……Ao-2〜Ao-1Ao、 B4＝A1A2……Ao-2〜Ao-1〜Ao、 B5＝A1A2……Ao-3〜Ao-2Ao-1Ao、 B6＝A1A2……Ao-3〜Ao-2〜Ao、 B7＝A1A2……Ao-3〜Ao-2〜Ao-1Ao、 B8＝A1A2……Ao-3〜Ao-2〜Ao-1〜Ao、 Ba-2＝A1〜A2……〜Ao-1〜Ao Ba-1＝〜A1〜A2……〜Ao-1〜Ao Ba＝〜A1〜A2……〜Ao-1〜Ao の論理積で表わされる出力信号電流を出力する、
ジヨセフソン素子を用いて構成されたジヨセフソ
ンデコード回路において、 ジヨセフソン接合と制御線とを有するジヨセフ
ソンスイツチE11及びE′11と、 ジヨセフソン接合と制御線とを有するジヨセフ
ソンスイツチE21及びE′21、及びE22及びE′22と、 ジヨセフソン接合と制御線とを有するジヨセフ
ソンスイツチE31及びE′31、及びE32及びE′32と、 ジヨセフソン接合と制御線とを有するジヨセフ
ソンスイツチEo1及びE′o1、及びEo2及びE′o2，Eo3
及びE′o3……Eob及びE′ob（但し、ｂ＝2n-1を表わ
す）とを有し、且つ、 上記入力信号電流A1が第１の方向に、上記入
力信号電流〜A1が第２の方向に供給される第１
の入力信号電流線L1と、 上記入力信号電流A2が第１の方向に、上記入
力信号電流〜A2が第２の方向に供給される第２
の入力信号電流線L2と、 上記入力信号電流Aoが第１の方向に、上記入
力信号電流〜Aoが供給される第ｎの入力電流線
Loとを有し、 上記ジヨセフソンスイツチE11，E21及びE22，
E31，E32，E33及びE34；……，Eo1，Eo2……Eob
のジヨセフソン接合のそれぞれは、それに第１
（または第２）の方向のバイアス電流が供給され、
且つ制御線に上記第１（または第２）の方向の制
御電流が供給された場合、零電圧状態から有電圧
状態にスイツチする閾値を有し、 上記ジヨセフソンスイツチE′11，E′21及びE′22，
E′31，E′32，E′33、及びE′34；……E′o1，E′o2…
…
E′obのジヨセフソン接合のそれぞれは、それに上
記第１（または第２）の方向のバイアス電流が供
給され、且つ制御線に第２（または第１）の方向
の制御電流が供給された場合、零電圧状態から有
電圧状態にスイツチする閾値を有し、 上記ジヨセフソンスイツチE11及びE′11のジヨ
セフソン接合が直列に接続されて、上記第２の入
力信号電流線L2に介挿され、 上記ジヨセフソンスイツチE11及びE′11の制御
線が直列に接続されて、上記第１の入力信号電流
線L1に介挿され、 上記ジヨセフソンスイツチE21及びE′21、及び
E22及びE′22のジヨセフソン接合が直列に接続さ
れて、上記第３の入力信号電流線L3に介挿され、 上記ジヨセフソンスイツチE21及びE′21の制御
線が直列に接続されて、抵抗R21を介して、上記
ジヨセフソンスイツチE11のジヨセフソン接合の
両端に接続され、上記ジヨセフソンスイツチE22
及びE′22の制御線が直列に接続されて、抵抗R22
を介して上記ジヨセフソンスイツチE′11のジヨセ
フソン接合の両端に接続され、 上記ジヨセフソンスイツチE31及びE31′、及び
E32及びE32′，E33及びE33′、及びE34及びE34′が直
列に接続されて、上記第４の入力信号電流線L4
に介挿され、 上記ジヨセフソンスイツチE31及びE′31の制御
線が直列に接続されて、抵抗R31を介して、上記
ジヨセフソンスイツチE21のジヨセフソン接合の
両端に接続され、上記ジヨセフソンスイツチE32
及びE′32の制御線が直列に接続されて、抵抗R32
を介して、上記ジヨセフソンスイツチE′21のジヨ
セフソン接合の両端に接続され、上記ジヨセフソ
ンスイツチE33及びE′33の制御線が直列に接続さ
れて、抵抗R33を介して、上記ジヨセフソンスイ
ツチE22のジヨセフソン接合の両端に接続され、
上記ジヨセフソンスイツチE34及びE′34の制御線
が直列に接続されて、抵抗R34を介して、上記ジ
ヨセフソンスイツチE′22のジヨセフソン接合の両
端に接続され、 上記ジヨセフソンスイツチE(o-1)1及びE′(o-1)1，
E(o-1)2、及びE′(o-1)2，…E(o-1)(c-1)及びE(o-1)(c-
1)、
及びE(o-1)c及びE(o-1)cのジヨセフソン接合が直列
に接続されて、上記第ｎの入力信号電流線Loに
介挿され（但し、ｃ＝2n-2を表わす）、 上記ジヨセフソンスイツチE(o-1)1及びE′(o-1)1の
制御線が直列に接続されて、抵抗R(o-1)1を介し
て、上記ジヨセフソン素子E(o-2)1のジヨセフソン
接合の両端に接続され、上記ジヨセフソンスイツ
チE(o-1)2及びE′(o-1)2の制御線が直列に接続され
て、抵抗R(o-1)2を介して、上記ジヨセフソンスイ
ツチE′(o-2)1のジヨセフソン接合の両端に接続さ
れ、上記ジヨセフソンスイツチE(o-1)3及びE′(o-1)3
の制御線が直列に接続されて、抵抗R(o-1)3を介し
て、上記ジヨセフソンスイツチE(o-2)2のジヨセフ
ソン接合の両端に接続され、……上記ジヨセフソ
ンスイツチE(o-1)(c-1)及びE′(o-1)(c-1)の制御線が直
列に接続されて、抵抗R(o-1)(c-1)を介して、上記
ジヨセフソンスイツチE(o-2)dのジヨセフソン接合
の両端に接続され、上記ジヨセフソンスイツチ
E(o-1)c及びE(o-1)cの制御線が直列に接続されて、
抵抗R(o-1)cを介して、上記ジヨセフソンスイツチ
E′(o-2)dのジヨセフソン接合の両端に接続され
（但し、ｄ＝2n-3を表わす）、 上記ジヨセフソンスイツチEo1及びE′o1，Eo2及
びE′o2……、及びEob及びEobのジヨセフソン接合
が直列に接続されて、バイアス電流線に介挿さ
れ、 上記ジヨセフソンスイツチEo1及びE′o1の制御
線が直列に接続されて、抵抗Ro1を介して、上記
ジヨセフソンスイツチE(o-1)1のジヨセフソン接合
の両端に接続され、上記ジヨセフソンスイツチ
Eo2及びE′o1の制御線が直列に接続されて、抵抗
Ro2を介して、上記E′(o-1)1のジヨセフソン接合の
両端に接続され、上記ジヨセフソンスイツチEo3
及びE′o3の制御線が直列に接続されて、抵抗Ro3
を介して、上記E(o-1)2のジヨセフソン接合の両端
に接続され、……上記ジヨセフソンスイツチ
Eo(b-1)及びE′o(b-1)の制御線が直列に接続されて、
抵抗Ro(b-1)を介して、上記ジヨセフソンスイツチ
E(o-1)cのジヨセフソン接合の両端に接続され、上
記ジヨセフソンスイツチEob及びE′obの制御線が
直列に接続されて、抵抗Robを介して、上記ジヨ
セフソンスイツチE′(o-1)cのジヨセフソン接合の両
端に接続され、 上記ジヨセフソンスイツチEo1，E′o1，Eo2，
E′o2……Eob及びE′obのジヨセフソン接合の両端
が、それぞれ負荷M1，M2，M3，M4……Ma-1及
びMaに接続され、 上記負荷M1，M2……Maに、全体としてみる
とき、上記出力信号B1，B2……Baが出力される
ことを特徴とするジヨセフソンデコード回路。[Claims] 1 A plurality of n pieces of A 1 , A 2 ...A o and a plurality of n pieces of ~A 1 , ~A 2 ...~A o are input signal currents (however, a=2 n and ~A i (i
= 1, 2...a) represents the negative logic of A i ), B 1 = A 1 A 2 ... A o-1 A o , B 2 = A 1 A 2 ... A o-1 ~A o , B 3 = A 1 A 2 ……A o-2 〜A o-1 A o , B 4 = A 1 A 2 ……A o-2 〜A o-1 〜A o , B 5 = A 1 A 2 ...A o-3 ~A o-2 A o-1 A o , B 6 =A 1 A 2 ...A o-3 ~ A o-2 ~ A o , B 7 =A 1 A 2 ... ...A o-3 ~ A o-2 ~A o-1 A o , B 8 =A 1 A 2 ...A o-3 ~A o-2 ~A o -1 ~ A o , B a-2 = A 1 ~A 2 ... ~A o-1 ~A o B a-1 = ~A 1 ~A 2 ... ~A o-1 ~ A o B a = ~A 1 ~A 2 ... ~A o Outputs an output signal current expressed by the AND of -1 to A o ,
In a Josephson decoding circuit configured using Josephson elements, Josephson switches E11 and E'11 have a Josephson junction and a control line, and Josephson switches E21 and E'11 have a Josephson junction and a control line. E′ 21 and E 22 and E′ 22 ; Josephson switches E 31 and E′ 31 having a Josephson junction and a control line; E 32 and E′ 32 ; and a switch having a Josephson junction and a control line. Josephson switches E o1 and E′ o1 , and E o2 and E′ o2 , E o3
and E′ o3 ... E ob and E′ ob (however, b = 2 n-1 ), and the input signal current A 1 is in the first direction, and the input signal current ~A 1 is supplied in the second direction
an input signal current line L 1 of , and a second line to which the input signal current A 2 is supplied in a first direction and the input signal current ~ A 2 is supplied in a second direction.
an input signal current line L 2 of , and an nth input current line to which the input signal current A o is supplied in a first direction, and the input signal current ~ A o is supplied.
Lo and the Josephson switches E 11 , E 21 and E 22 ,
E 31 , E 32 , E 33 and E 34 ;..., E o1 , E o2 ...E ob
Each of the Josephson junctions has a first
(or a second) direction bias current is supplied;
In addition, when the control current in the first (or second) direction is supplied to the control line, the Josephson switches E' 11 , E' 21 have a threshold value for switching from the zero voltage state to the voltage state. and E′ 22 ,
E′ 31 , E′ 32 , E′ 33 , and E′ 34 ;...E′ o1 , E′ o2 ...
…
Each Josephson junction of E′ ob is supplied with a bias current in the first (or second) direction, and when the control line is supplied with a control current in the second (or first) direction, It has a threshold value for switching from a zero voltage state to a voltage state, and the Josephson junctions of the Josephson switches E11 and E'11 are connected in series and inserted into the second input signal current line L2 . , the control lines of the Josephson switches E 11 and E' 11 are connected in series and inserted into the first input signal current line L 1 , the Josephson switches E 21 and E' 21 , and
The Josephson junctions of E 22 and E' 22 are connected in series and inserted into the third input signal current line L 3 , and the control lines of the Josephson switches E 21 and E' 21 are connected in series. is connected to both ends of the Josephson junction of the Josephson switch E 11 through the resistor R 21 , and the Josephson switch E 22 is connected to both ends of the Josephson junction of the Josephson switch E 11.
and E′ 22 control lines are connected in series to resistor R 22
connected to both ends of the Josephson junction of the Josephson switch E'11 through the Josephson switches E31 and E31 ', and
E 32 and E 32 ′, E 33 and E 33 ′, and E 34 and E 34 ′ are connected in series to form the fourth input signal current line L 4
The control lines of the Josephson switches E 31 and E' 31 are connected in series, and connected to both ends of the Josephson junction of the Josephson switch E 21 via the resistor R 31 . Josephson Switch E 32
and E′ 32 control lines are connected in series to resistor R 32
is connected to both ends of the Josephson junction of the Josephson switch E'21 , and the control lines of the Josephson switches E33 and E'33 are connected in series, and the Connected to both ends of the Josephson junction of the Josephson switch E 22 ,
Control lines of the Josephson switches E 34 and E' 34 are connected in series and connected to both ends of the Josephson junction of the Josephson switch E' 22 through a resistor R 34 , E (o-1)1 and E′ (o-1)1 ,
E (o-1)2 , and E′ (o-1)2 ,...E (o-1)(c-1) and E (o-1)(c-
1) ,
Josephson junctions of E (o-1)c and E (o-1)c are connected in series and inserted into the n-th input signal current line L o (however, c=2 n-2 The control lines of the Josephson switches E (o-1)1 and E' (o-1)1 are connected in series, and the control lines of the Josephson switches E (o-1)1 and E' (o-1)1 are connected in series to (o-2)1 is connected to both ends of the Josephson junction, and the control lines of the Josephson switches E (o-1)2 and E′ (o-1)2 are connected in series, and the resistance R (o -1)2 , is connected to both ends of the Josephson junction of the Josephson switch E' (o-2)1 , and the Josephson switch E (o-1)3 and E' (o-1) 3
The control lines of are connected in series and connected to both ends of the Josephson junction of the Josephson switch E (o-2)2 through the resistor R (o-1)3 . The control lines of E (o-1)(c-1) and E′ (o-1)(c-1) are connected in series, and through the resistor R (o-1)(c-1) , Connected to both ends of the Josephson junction of the above Josephson switch E (o-2)d , the above Josephson switch
The control lines of E (o-1)c and E (o-1)c are connected in series,
The above Josephson switch is connected through the resistor R (o-1)c.
Connected to both ends of the Josephson junction of E′ (o-2)d (however, d=2 n-3 ), the Josephson switches E o1 and E′ o1 , E o2 and E′ o2 ……, The Josephson junctions of E ob and E ob are connected in series and inserted into the bias current line, and the control lines of the Josephson switches E o1 and E′ o1 are connected in series and connected through a resistor R o1. is connected to both ends of the Josephson junction of the above Josephson switch E (o-1)1 , and the above Josephson switch is connected to both ends of the Josephson junction of the above Josephson switch E (o-1)1.
The control lines of E o2 and E′ o1 are connected in series and resistor
The above Josephson switch E o3 is connected to both ends of the Josephson junction of E′ (o-1)1 through R o2 .
and E′ o3 control lines are connected in series to resistor R o3
is connected to both ends of the Josephson junction of E (o-1)2 above, and the above Josephson switch
The control lines of E o(b-1) and E′ o(b-1) are connected in series,
Through the resistor R o(b-1) , the above Josephson switch
E (o-1)c is connected to both ends of the Josephson junction, and the control lines of the Josephson switches E ob and E′ ob are connected in series, and the Josephson switch E ′ (o-1)c is connected to both ends of the Josephson junction, and the above Josephson switches E o1 , E′ o1 , E o2 ,
E′ o2 ... Both ends of Josephson junction of E ob and E′ ob are connected to loads M 1 , M 2 , M 3 , M 4 ...M a-1 and M a , respectively, and the above loads M 1 , M A Josephson decoding circuit characterized in that, when viewed as a whole, the output signals B 1 , B 2 ...B a are outputted to 2 ...M a .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15291883A JPS6043921A (en) | 1983-08-22 | 1983-08-22 | Josephson decoding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15291883A JPS6043921A (en) | 1983-08-22 | 1983-08-22 | Josephson decoding circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043921A JPS6043921A (en) | 1985-03-08 |
| JPH0126205B2 true JPH0126205B2 (en) | 1989-05-23 |
Family
ID=15550991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15291883A Granted JPS6043921A (en) | 1983-08-22 | 1983-08-22 | Josephson decoding circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043921A (en) |
-
1983
- 1983-08-22 JP JP15291883A patent/JPS6043921A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6043921A (en) | 1985-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2717111B2 (en) | Transmit gate serial multiplexer | |
| US5640105A (en) | Current mode null convention threshold gate | |
| US6900658B1 (en) | Null convention threshold gate | |
| EP0334545B1 (en) | Single-level multiplexer | |
| US4435654A (en) | Output level adjustment means for low fanout ECL lacking emitter follower output | |
| US5793662A (en) | Null convention adder | |
| US3016466A (en) | Logical circuit | |
| JPS60247733A (en) | Logical arithmetic circuit | |
| US4506172A (en) | Decoder circuit utilizing josephson devices | |
| US3155839A (en) | Majority logic circuit using a constant current bias | |
| JPH0262967B2 (en) | ||
| JPH05160684A (en) | Latch circuit | |
| JPS643408B2 (en) | ||
| JP2674652B2 (en) | Josephson logic cell gate | |
| US4034198A (en) | Multiple generating register | |
| JPS63246927A (en) | Reference voltage generating circuit | |
| JPS6342747Y2 (en) | ||
| JPH0377537B2 (en) | ||
| JPS5846725A (en) | Superconductive logical circuit | |
| JPH0422320B2 (en) | ||
| JPS6330021A (en) | Semiconductor logic circuit | |
| JPH0143399B2 (en) | ||
| JPH04241503A (en) | Current mirror circuit | |
| JPH0215898B2 (en) | ||
| JPS59168723A (en) | Input circuit |