JPH0126263B2 - - Google Patents
Info
- Publication number
- JPH0126263B2 JPH0126263B2 JP57095980A JP9598082A JPH0126263B2 JP H0126263 B2 JPH0126263 B2 JP H0126263B2 JP 57095980 A JP57095980 A JP 57095980A JP 9598082 A JP9598082 A JP 9598082A JP H0126263 B2 JPH0126263 B2 JP H0126263B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- base
- reference waveform
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は、複数の負荷を個別に駆動するため
に併設された複数のスイツチングレギユレータの
同期化を図つた電源装置に関する。
に併設された複数のスイツチングレギユレータの
同期化を図つた電源装置に関する。
一般に、ビデオテープレコーダ（VTR）やビ
デオカメラ等、携帯用或いは車載用の各種電子機
器では、駆動電源にバツテリが用いられている。
この種の電源は、駆動機器における各種の動作モ
ードの切換え等に伴う負荷の急変によつて、その
端子電圧が大きく変動することがあり、このよう
な変動を抑制して電子機器の動作の安定化を図る
ため、安定化電源装置が用いられている。
デオカメラ等、携帯用或いは車載用の各種電子機
器では、駆動電源にバツテリが用いられている。
この種の電源は、駆動機器における各種の動作モ
ードの切換え等に伴う負荷の急変によつて、その
端子電圧が大きく変動することがあり、このよう
な変動を抑制して電子機器の動作の安定化を図る
ため、安定化電源装置が用いられている。
このような電源装置にはスイツチングレギユレ
ータが用いられているが、多数の負荷に対応する
出力電圧を得るために、複数のスイツチングレギ
ユレータを併設して用いる場合がある。
ータが用いられているが、多数の負荷に対応する
出力電圧を得るために、複数のスイツチングレギ
ユレータを併設して用いる場合がある。
第１図は、このような電源装置に用いられる従
来の他励式のスイツチングレギユレータを示す。
このスイツチングレギユレータでは、入力端子２
Ａ，２Ｂの間に供給された直流入力Viは、入力端
子２Ａ，２Ｂの間に設置されたリツプル吸収用コ
ンデンサ４でリツプル分が除かれるとともに、ス
イツチングトランジスタ６で交流に変換され、ダ
イオード８、チヨークコイル１０及びコンデンサ
１２で構成された直流再生回路１４で再び直流に
変換された後、出力端子１６Ａ，１６Ｂから安定
化された直流出力V0が取り出される。
来の他励式のスイツチングレギユレータを示す。
このスイツチングレギユレータでは、入力端子２
Ａ，２Ｂの間に供給された直流入力Viは、入力端
子２Ａ，２Ｂの間に設置されたリツプル吸収用コ
ンデンサ４でリツプル分が除かれるとともに、ス
イツチングトランジスタ６で交流に変換され、ダ
イオード８、チヨークコイル１０及びコンデンサ
１２で構成された直流再生回路１４で再び直流に
変換された後、出力端子１６Ａ，１６Ｂから安定
化された直流出力V0が取り出される。
出力端子１６Ａ，１６Ｂの間には直流出力Vp
の電圧を分圧して取り出すための抵抗１８，２０
が直列に接続され、これら抵抗１８，２０の接続
点に発生する分圧電圧は、基準電源２４で与えら
れる基準電圧と誤差増幅器２２で比較され、その
誤差分が検出される。この誤差出力はコンパレー
タ２６の非反転入力端子に印加され、その反転入
力端子には基準波形発生回路２８から第２図Ａに
示す三角波出力が印加される。第２図Ａにおい
て、Veは誤差増幅器２２が発生する誤差出力で
ある。即ち、このような両入力がコンパレータ２
６に与えられると、コンパレータ２６はパルス幅
変調動作をし、パルス幅が前記誤差出力によつて
制御された第２図Ｂに示すパルスが形成される。
このパルスは、トランジスタ３０の制御入力とな
り、このスイツチング動作に応動してスイツチン
グトランジスタ６には抵抗３２及びトランジスタ
３０を介してパルス状の駆動電流が流れ、スイツ
チングトランジスタ６がスイツチング動作をす
る。なお、抵抗３４はスイツチングトランジスタ
６のバイアス抵抗である。
の電圧を分圧して取り出すための抵抗１８，２０
が直列に接続され、これら抵抗１８，２０の接続
点に発生する分圧電圧は、基準電源２４で与えら
れる基準電圧と誤差増幅器２２で比較され、その
誤差分が検出される。この誤差出力はコンパレー
タ２６の非反転入力端子に印加され、その反転入
力端子には基準波形発生回路２８から第２図Ａに
示す三角波出力が印加される。第２図Ａにおい
て、Veは誤差増幅器２２が発生する誤差出力で
ある。即ち、このような両入力がコンパレータ２
６に与えられると、コンパレータ２６はパルス幅
変調動作をし、パルス幅が前記誤差出力によつて
制御された第２図Ｂに示すパルスが形成される。
このパルスは、トランジスタ３０の制御入力とな
り、このスイツチング動作に応動してスイツチン
グトランジスタ６には抵抗３２及びトランジスタ
３０を介してパルス状の駆動電流が流れ、スイツ
チングトランジスタ６がスイツチング動作をす
る。なお、抵抗３４はスイツチングトランジスタ
６のバイアス抵抗である。
ところで、このようなスイツチングレギユレー
タを複数組併設して電源装置を構成した場合、各
スイツチングレギユレータには個別に基準波形発
生回路を必要とするため、その構成が複雑化する
とともに、各基準波形発生回路の発振周波数が一
致していない場合には極めて不都合なビート障害
を引き起す場合がある。特に、このようなビート
の発生は、VTRやビデオカメラ等の内部回路に
おける発振や信号処理において、ノイズを生じさ
せ、誤動作の原因になるため、その防止が要請さ
れる。
タを複数組併設して電源装置を構成した場合、各
スイツチングレギユレータには個別に基準波形発
生回路を必要とするため、その構成が複雑化する
とともに、各基準波形発生回路の発振周波数が一
致していない場合には極めて不都合なビート障害
を引き起す場合がある。特に、このようなビート
の発生は、VTRやビデオカメラ等の内部回路に
おける発振や信号処理において、ノイズを生じさ
せ、誤動作の原因になるため、その防止が要請さ
れる。
また、個別に発振制御部を備えている自励式の
スイツチングレギユレータを複数設置した場合に
も同様の不都合が生じる。
スイツチングレギユレータを複数設置した場合に
も同様の不都合が生じる。
そこで、この発明は、併設される複数のスイツ
チングレギユレータに対する基準波形発生回路を
単一化するとともに、各スイツチングレギユレー
タのスイツチング動作の同期化を実現した電源装
置の提供を目的とする。
チングレギユレータに対する基準波形発生回路を
単一化するとともに、各スイツチングレギユレー
タのスイツチング動作の同期化を実現した電源装
置の提供を目的とする。
即ち、この発明の電源装置は、ベースに加えら
れた出力検出電圧とエミツタに加えられた基準電
圧との差電圧に応じた電流を生じる第１のトラン
ジスタ（トランジスタ８４）と、前記電流がベー
スに供給されてスイツチング動作が制御される第
２のトランジスタ（トランジスタ７４）と、この
第２のトランジスタとともにスイツチング動作を
行い、直流入力を断続してパルスに変換する第３
のトランジスタ（スイツチングトランジスタ５
６）とを備えた複数のスイツチングレギユレータ
を設置し、その中の一つのスイツチングレギユレ
ータ（スイツチングレギユレータ４１）に前記第
３のトランジスタのベース・コレクタと第２のト
ランジスタとのベース・コレクタとの間にコンデ
ンサを介して閉ループを成して発振回路を構成す
るとともに、該スイツチングレギユレータで得ら
れた前記パルスに同期した基準波形出力を発生す
る基準波形発生回路を設置し、この基準波形発生
回路で得られた前記基準波形出力を他のスイツチ
ングレギユレータ（スイツチングレギユレータ４
２……４Ｎ）の前記第２のトランジスタのベース
に供給するようにしたものである。
れた出力検出電圧とエミツタに加えられた基準電
圧との差電圧に応じた電流を生じる第１のトラン
ジスタ（トランジスタ８４）と、前記電流がベー
スに供給されてスイツチング動作が制御される第
２のトランジスタ（トランジスタ７４）と、この
第２のトランジスタとともにスイツチング動作を
行い、直流入力を断続してパルスに変換する第３
のトランジスタ（スイツチングトランジスタ５
６）とを備えた複数のスイツチングレギユレータ
を設置し、その中の一つのスイツチングレギユレ
ータ（スイツチングレギユレータ４１）に前記第
３のトランジスタのベース・コレクタと第２のト
ランジスタとのベース・コレクタとの間にコンデ
ンサを介して閉ループを成して発振回路を構成す
るとともに、該スイツチングレギユレータで得ら
れた前記パルスに同期した基準波形出力を発生す
る基準波形発生回路を設置し、この基準波形発生
回路で得られた前記基準波形出力を他のスイツチ
ングレギユレータ（スイツチングレギユレータ４
２……４Ｎ）の前記第２のトランジスタのベース
に供給するようにしたものである。
また、この発明の電源装置において、前記基準
波形発生回路は、前記パルスを積分して前記基準
波形出力を発生する積分回路を用いることができ
る。
波形発生回路は、前記パルスを積分して前記基準
波形出力を発生する積分回路を用いることができ
る。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第３図は、この発明の電源装置の実施例を示
す。この電源装置には、複数のスイツチングレギ
ユレータ４１，４２……４Ｎが併設され、その中
の一つのスイツチングレギユレータ４１は自励式
のスイツチングレギユレータ、他のスイツチング
レギユレータ４２……４Ｎは他励式のスイツチン
グレギユレータで構成されている。
す。この電源装置には、複数のスイツチングレギ
ユレータ４１，４２……４Ｎが併設され、その中
の一つのスイツチングレギユレータ４１は自励式
のスイツチングレギユレータ、他のスイツチング
レギユレータ４２……４Ｎは他励式のスイツチン
グレギユレータで構成されている。
各スイツチングレギユレータ４１，４２……４
Ｎには、共通の入力端子５２Ａ，５２Ｂが形成さ
れるとともに、リツプル吸収用コンデンサ５４が
設置されている。したがつて、入力端子５２Ａ，
５２Ｂに印加された直流入力Viに含まれるリツプ
ル分がコンデンサ５４で吸収される。
Ｎには、共通の入力端子５２Ａ，５２Ｂが形成さ
れるとともに、リツプル吸収用コンデンサ５４が
設置されている。したがつて、入力端子５２Ａ，
５２Ｂに印加された直流入力Viに含まれるリツプ
ル分がコンデンサ５４で吸収される。
そして、直流入力Viは、第３のトランジスタと
して設置されたスイツチングトランジスタ５６の
スイツチング動作によつてスイツチングパルスに
変換された後、直流再生回路５８に加えられて直
流に変換され、各スイツチングレギユレータ４
１，４２……４Ｎの出力端子６１Ａ，６１Ｂ，６
２Ａ，６２Ｂ……６NA，６NBから安定化され
た直流出力Vp1，Vp2……Vpoが個別に取り出され
る。
して設置されたスイツチングトランジスタ５６の
スイツチング動作によつてスイツチングパルスに
変換された後、直流再生回路５８に加えられて直
流に変換され、各スイツチングレギユレータ４
１，４２……４Ｎの出力端子６１Ａ，６１Ｂ，６
２Ａ，６２Ｂ……６NA，６NBから安定化され
た直流出力Vp1，Vp2……Vpoが個別に取り出され
る。
各スイツチングレギユレータ４１，４２……４
Ｎにおける直流再生回路５８は、ダイオード６
２、チヨークコイル６４及びコンデンサ６６で構
成され、この実施例のチヨークコイル６４は１次
及び２次コイル６４Ｐ，６４Ｓで構成されてい
る。１次コイル６４Ｐと２次コイル６４Ｓの極性
は発生パルスが互いに逆極性に成つており、この
２次コイル６４Ｓに発生するスイツチングパルス
は微分用コンデンサ６８を介してスイツチングト
ランジスタ５６のベースに帰還されている。即
ち、コンデンサ６８を介してスイツチングパルス
に同期したその微分パルスは、スイツチングトラ
ンジスタ５６のスイツチング動作時間を短縮させ
るために制御パルスに加算してそのベースに印加
される。
Ｎにおける直流再生回路５８は、ダイオード６
２、チヨークコイル６４及びコンデンサ６６で構
成され、この実施例のチヨークコイル６４は１次
及び２次コイル６４Ｐ，６４Ｓで構成されてい
る。１次コイル６４Ｐと２次コイル６４Ｓの極性
は発生パルスが互いに逆極性に成つており、この
２次コイル６４Ｓに発生するスイツチングパルス
は微分用コンデンサ６８を介してスイツチングト
ランジスタ５６のベースに帰還されている。即
ち、コンデンサ６８を介してスイツチングパルス
に同期したその微分パルスは、スイツチングトラ
ンジスタ５６のスイツチング動作時間を短縮させ
るために制御パルスに加算してそのベースに印加
される。
また、このスイツチングトランジスタ５６のベ
ース・エミツタ間には、バイアス用抵抗７０が接
続されるとともに、そのベースと直流再生回路５
８の出力側との間には抵抗７２を介して第２のト
ランジスタとしてのトランジスタ７４がコレクタ
をスイツチングトランジスタ５６のベース側、エ
ミツタを直流再生出力側にして接続されている。
ース・エミツタ間には、バイアス用抵抗７０が接
続されるとともに、そのベースと直流再生回路５
８の出力側との間には抵抗７２を介して第２のト
ランジスタとしてのトランジスタ７４がコレクタ
をスイツチングトランジスタ５６のベース側、エ
ミツタを直流再生出力側にして接続されている。
そして、スイツチングレギユレータ４１では、
トランジスタ７４のベース・コレクタとスイツチ
ングトランジスタ５６のベース・コレクタとの間
には、直列に接続したコンデンサ７６及び抵抗７
８を含む帰還回路８０が設置され、スイツチング
トランジスタ５６、トランジスタ７４及び帰還回
路８０で発振回路が構成され、且つ、このトラン
ジスタ７４のベースには抵抗８２を介して直流入
力側からバイアスが与えられている。したがつ
て、トランジスタ７４のベースには帰還回路８０
によつてスイツチングトランジスタ５６のコレク
タから信号が正帰還されているため、スイツチン
グトランジスタ５６及びトランジスタ７４は発振
し、トランジスタ７４は、スイツチングトランジ
スタ５６に駆動電流を流すパルス幅制御発振器と
して機能し、併せて前記駆動電流を直流再生出力
に加算する機能を備えている。
トランジスタ７４のベース・コレクタとスイツチ
ングトランジスタ５６のベース・コレクタとの間
には、直列に接続したコンデンサ７６及び抵抗７
８を含む帰還回路８０が設置され、スイツチング
トランジスタ５６、トランジスタ７４及び帰還回
路８０で発振回路が構成され、且つ、このトラン
ジスタ７４のベースには抵抗８２を介して直流入
力側からバイアスが与えられている。したがつ
て、トランジスタ７４のベースには帰還回路８０
によつてスイツチングトランジスタ５６のコレク
タから信号が正帰還されているため、スイツチン
グトランジスタ５６及びトランジスタ７４は発振
し、トランジスタ７４は、スイツチングトランジ
スタ５６に駆動電流を流すパルス幅制御発振器と
して機能し、併せて前記駆動電流を直流再生出力
に加算する機能を備えている。
このトランジスタ７４のベースにはその動作電
流を制御するための第１のトランジスタとして設
置されたトランジスタ８４のコレクタが接続さ
れ、このトランジスタ８４のエミツタには基準電
圧を設定するための定電圧ダイオード８６がアノ
ードを基準電位点側にして接続されるとともに、
抵抗８８を介して直流出力が与えられている。ま
た、このトランジスタ８４のベースには、出力端
子６１Ａ，６１Ｂの間に直列接続された抵抗９
０，９２の接続点と接地点との間で得られる出力
検出電圧が印加され、この出力検出電圧と定電圧
ダイオード８６で設定された基準電圧とがトラン
ジスタ８４で比較され、この比較によつて出力検
出電圧と基準電圧との差電圧が求められ、トラン
ジスタ８４にはその差電圧に応じた電流が流れ
る。この電流がトランジスタ７４のベースに供給
されるので、トランジスタ７４のスイツチング動
作がその電流に応じて制御される。
流を制御するための第１のトランジスタとして設
置されたトランジスタ８４のコレクタが接続さ
れ、このトランジスタ８４のエミツタには基準電
圧を設定するための定電圧ダイオード８６がアノ
ードを基準電位点側にして接続されるとともに、
抵抗８８を介して直流出力が与えられている。ま
た、このトランジスタ８４のベースには、出力端
子６１Ａ，６１Ｂの間に直列接続された抵抗９
０，９２の接続点と接地点との間で得られる出力
検出電圧が印加され、この出力検出電圧と定電圧
ダイオード８６で設定された基準電圧とがトラン
ジスタ８４で比較され、この比較によつて出力検
出電圧と基準電圧との差電圧が求められ、トラン
ジスタ８４にはその差電圧に応じた電流が流れ
る。この電流がトランジスタ７４のベースに供給
されるので、トランジスタ７４のスイツチング動
作がその電流に応じて制御される。
また、スイツチングレギユレータ４２……４Ｎ
はスイツチングレギユレータ４１の帰還回路８０
を除いた構成であり、各出力端子６２Ａ，６２Ｂ
……６NA，６NBから所定の電圧値を持つ直流
出力Vp2……Vpoが取り出される。
はスイツチングレギユレータ４１の帰還回路８０
を除いた構成であり、各出力端子６２Ａ，６２Ｂ
……６NA，６NBから所定の電圧値を持つ直流
出力Vp2……Vpoが取り出される。
そして、スイツチングレギユレータ４１のスイ
ツチングトランジスタ５６で形成されたスイツチ
ングパルスは、そのコレクタから取り出され、基
準波形発生回路９４に印加されている。この基準
波形発生回路９４は、スイツチングトランジスタ
５６のコレクタ側から取り出されるスイツチング
パルスに応動して三角波、鋸歯状波等の基準波形
電圧を発生し、得られた基準波形電圧が各スイツ
チングレギユレータ４２……４Ｎのトランジスタ
７４のベースに加えられる。
ツチングトランジスタ５６で形成されたスイツチ
ングパルスは、そのコレクタから取り出され、基
準波形発生回路９４に印加されている。この基準
波形発生回路９４は、スイツチングトランジスタ
５６のコレクタ側から取り出されるスイツチング
パルスに応動して三角波、鋸歯状波等の基準波形
電圧を発生し、得られた基準波形電圧が各スイツ
チングレギユレータ４２……４Ｎのトランジスタ
７４のベースに加えられる。
以上の構成において、その動作を説明すると、
スイツチングトランジスタ５６に駆動電流を流す
ためのトランジスタ７４は、そのベースにスイツ
チングパルスが正帰還されていることによつて発
振する。この発振動作において、トランジスタ７
４のベース電流は、トランジスタ８４によつて制
御され、この制御は直流出力に依存している。こ
のため、トランジスタ７４の発振によつてスイツ
チングトランジスタ５６のベースに印加される制
御パルスは、直流出力の変動レベルに応じたパル
ス幅変調信号と成つており、この結果、スイツチ
ングトランジスタ５６はスイツチングする。
スイツチングトランジスタ５６に駆動電流を流す
ためのトランジスタ７４は、そのベースにスイツ
チングパルスが正帰還されていることによつて発
振する。この発振動作において、トランジスタ７
４のベース電流は、トランジスタ８４によつて制
御され、この制御は直流出力に依存している。こ
のため、トランジスタ７４の発振によつてスイツ
チングトランジスタ５６のベースに印加される制
御パルスは、直流出力の変動レベルに応じたパル
ス幅変調信号と成つており、この結果、スイツチ
ングトランジスタ５６はスイツチングする。
このような制御動作は連続して行われ、入力端
子５２Ａ，５２Ｂに印加された直流入力Viはスイ
ツチングトランジスタ５６を通過してスイツチン
グパルスに変換され、直流再生回路５８を経て直
流出力Vp1が出力端子６１Ａ，６１Ｂから取り出
される。そして、負荷の変動等で直流出力が変動
した場合、それに応じた安定化制御動作が瞬時に
行われ、常に一定の直流出力を継続して負荷に供
給することができる。
子５２Ａ，５２Ｂに印加された直流入力Viはスイ
ツチングトランジスタ５６を通過してスイツチン
グパルスに変換され、直流再生回路５８を経て直
流出力Vp1が出力端子６１Ａ，６１Ｂから取り出
される。そして、負荷の変動等で直流出力が変動
した場合、それに応じた安定化制御動作が瞬時に
行われ、常に一定の直流出力を継続して負荷に供
給することができる。
このようなスイツチング動作において、スイツ
チングトランジスタ５６のコレクタに発生したス
イツチングパルスは、チヨークコイル６４の１次
コイル６４Ｐに印加され、２次コイル６４Ｓには
極性が反転されたスイツチングパルスが発生す
る。このパルスはコンデンサ６８で微分された
後、スイツチングトランジスタ５６のベースに印
加される。この微分パルスの各エツジは前記スイ
ツチングパルスのエツジ部分に対応しており、そ
の電位レベルの増減方向は互いに反対に成つてい
ることから、スイツチングトランジスタ５６が
ON又はOFFの動作に対応してそれを助成するよ
うに機能する。この結果、スイツチングトランジ
スタ５６のスイツチング動作時間の短縮化が可能
になるとともに、スイツチングトランジスタ５６
を経て形成されるパルスは立ち上がり時間及び立
ち下り時間の短い即ち急峻なエツジを持つパルス
となる。この結果、電力損失が削減され、変換効
率の向上を図ることができる。
チングトランジスタ５６のコレクタに発生したス
イツチングパルスは、チヨークコイル６４の１次
コイル６４Ｐに印加され、２次コイル６４Ｓには
極性が反転されたスイツチングパルスが発生す
る。このパルスはコンデンサ６８で微分された
後、スイツチングトランジスタ５６のベースに印
加される。この微分パルスの各エツジは前記スイ
ツチングパルスのエツジ部分に対応しており、そ
の電位レベルの増減方向は互いに反対に成つてい
ることから、スイツチングトランジスタ５６が
ON又はOFFの動作に対応してそれを助成するよ
うに機能する。この結果、スイツチングトランジ
スタ５６のスイツチング動作時間の短縮化が可能
になるとともに、スイツチングトランジスタ５６
を経て形成されるパルスは立ち上がり時間及び立
ち下り時間の短い即ち急峻なエツジを持つパルス
となる。この結果、電力損失が削減され、変換効
率の向上を図ることができる。
また、このようなスイツチング動作によつてス
イツチングトランジスタ５６のコレクタに発生す
るスイツチングパルスは、基準波形発生回路９４
に印加され、三角波、鋸歯状波等の基準波形電圧
が得られる。この基準波形電圧は他励式のスイツ
チングレギユレータ４２……４Ｎの各トランジス
タ７４のベースに個別に印加され、パルス幅制御
入力に用いられている。したがつて、この制御入
力によつて同様のパルス幅制御が行われ、スイツ
チングレギユレータ４２……４Ｎにおいても、入
力端子５２Ａ，５２Ｂに印加された直流入力Viを
スイツチングトランジスタ５６でスイツチングパ
ルスに変換し、直流再生回路５８で直流に変換し
た後、複数の直流出力Vp2……Vpoを得ることが
できる。
イツチングトランジスタ５６のコレクタに発生す
るスイツチングパルスは、基準波形発生回路９４
に印加され、三角波、鋸歯状波等の基準波形電圧
が得られる。この基準波形電圧は他励式のスイツ
チングレギユレータ４２……４Ｎの各トランジス
タ７４のベースに個別に印加され、パルス幅制御
入力に用いられている。したがつて、この制御入
力によつて同様のパルス幅制御が行われ、スイツ
チングレギユレータ４２……４Ｎにおいても、入
力端子５２Ａ，５２Ｂに印加された直流入力Viを
スイツチングトランジスタ５６でスイツチングパ
ルスに変換し、直流再生回路５８で直流に変換し
た後、複数の直流出力Vp2……Vpoを得ることが
できる。
このようにスイツチングレギユレータ４２……
４Ｎにはスイツチングレギユレータ４１のスイツ
チングトランジスタ５６で形成されたスイツチン
グパルスを波形整形して得たパルスが基準波形と
して与えられているため、スイツチング周波数は
周期化されることになる。このため、従来回路の
ように個別に基準波形発生回路を設置したものに
比較し、周波数のずれによるビート発生がなく、
ビート障害を抑制することができる。また、従来
回路のように個別に基準波形発生回路を付設する
必要はなく、その構成を簡略化することができ
る。
４Ｎにはスイツチングレギユレータ４１のスイツ
チングトランジスタ５６で形成されたスイツチン
グパルスを波形整形して得たパルスが基準波形と
して与えられているため、スイツチング周波数は
周期化されることになる。このため、従来回路の
ように個別に基準波形発生回路を設置したものに
比較し、周波数のずれによるビート発生がなく、
ビート障害を抑制することができる。また、従来
回路のように個別に基準波形発生回路を付設する
必要はなく、その構成を簡略化することができ
る。
次に、第４図はこの発明の電源装置の具体的な
回路構成例、第５図はその動作波形を示す。この
実施例では、基準波形発生回路９４は、スイツチ
ングパルスを所望の基準波形に変換する基準波形
発生回路として構成されており、抵抗９６及びコ
ンデンサ９８からなる積分回路で構成され、その
積分出力はコンデンサ１００を介して各スイツチ
ングレギユレータ４２……４Ｎのトランジスタ７
４のベースに印加されている。なお、前記積分回
路の時定数は、波形整形後の波形の直線性及び波
高値が良好になる値に設定するものとする。
回路構成例、第５図はその動作波形を示す。この
実施例では、基準波形発生回路９４は、スイツチ
ングパルスを所望の基準波形に変換する基準波形
発生回路として構成されており、抵抗９６及びコ
ンデンサ９８からなる積分回路で構成され、その
積分出力はコンデンサ１００を介して各スイツチ
ングレギユレータ４２……４Ｎのトランジスタ７
４のベースに印加されている。なお、前記積分回
路の時定数は、波形整形後の波形の直線性及び波
高値が良好になる値に設定するものとする。
このように基準波形発生回路９４を構成すれ
ば、スイツチングレギユレータ４１のスイツチン
グトランジスタ５６のコレクタに発生した第５図
Ａに示すスイツチングパルスは、第５図Ｂに示す
三角波に波形変換される。この三角波はコンデン
サ１００を介して各スイツチングレギユレータ４
２……４Ｎのトランジスタ７４のベースに印加さ
れる。そして、トランジスタ７４で形成される制
御レベルを第５図Ｂに示すVdとすると、トラン
ジスタ７４のコレクタ側には第５図Ｃに示す制御
パルスが形成される。この制御パルスは、第５図
Ａに示すスイツチングパルスに比較して位相変位
は両者間に存在しているが、その周波数が変化し
ないため、ビート等の不都合は全く生じないもの
である。
ば、スイツチングレギユレータ４１のスイツチン
グトランジスタ５６のコレクタに発生した第５図
Ａに示すスイツチングパルスは、第５図Ｂに示す
三角波に波形変換される。この三角波はコンデン
サ１００を介して各スイツチングレギユレータ４
２……４Ｎのトランジスタ７４のベースに印加さ
れる。そして、トランジスタ７４で形成される制
御レベルを第５図Ｂに示すVdとすると、トラン
ジスタ７４のコレクタ側には第５図Ｃに示す制御
パルスが形成される。この制御パルスは、第５図
Ａに示すスイツチングパルスに比較して位相変位
は両者間に存在しているが、その周波数が変化し
ないため、ビート等の不都合は全く生じないもの
である。
このように基準波形発生回路９４を積分回路で
構成すれば、構成素子数が極めて少なく、その簡
略化とともに、素子数の削減等で電源装置の小型
化を図ることができるものである。
構成すれば、構成素子数が極めて少なく、その簡
略化とともに、素子数の削減等で電源装置の小型
化を図ることができるものである。
以上説明したように、この発明によれば、複数
のスイツチングレギユレータを併設した場合、各
スイツチングレギユレータのスイツチング周波数
の同期化を図ることができ、波形処理に悪影響を
与えるビート等の発生を抑制できるとともに、基
準波形出力の発生の簡略化を図ることができ、電
源装置の小型化を実現できる。
のスイツチングレギユレータを併設した場合、各
スイツチングレギユレータのスイツチング周波数
の同期化を図ることができ、波形処理に悪影響を
与えるビート等の発生を抑制できるとともに、基
準波形出力の発生の簡略化を図ることができ、電
源装置の小型化を実現できる。
第１図は従来のスイツチングレギユレータを示
す回路図、第２図は第１図に示したスイツチング
レギユレータの動作波形を示す説明図、第３図は
この発明の電源装置の実施例を示す回路図、第４
図はこの発明の電源装置の具体的な回路構成例を
示す回路図、第５図は第４図に示した電源装置の
動作波形を示す説明図である。 ４１，４２………４Ｎ……スイツチングレギユ
レータ、５６……スイツチングトランジスタ（第
３のトランジスタ）、５８……直流再生回路、７
４……トランジスタ（第２のトランジスタ）、８
４……トランジスタ（第１のトランジスタ）、９
４……基準波形発生回路。
す回路図、第２図は第１図に示したスイツチング
レギユレータの動作波形を示す説明図、第３図は
この発明の電源装置の実施例を示す回路図、第４
図はこの発明の電源装置の具体的な回路構成例を
示す回路図、第５図は第４図に示した電源装置の
動作波形を示す説明図である。 ４１，４２………４Ｎ……スイツチングレギユ
レータ、５６……スイツチングトランジスタ（第
３のトランジスタ）、５８……直流再生回路、７
４……トランジスタ（第２のトランジスタ）、８
４……トランジスタ（第１のトランジスタ）、９
４……基準波形発生回路。
Claims (1)
- 【特許請求の範囲】 １ ベースに加えられた出力検出電圧とエミツタ
に加えられた基準電圧との差電圧に応じた電流を
生じる第１のトランジスタと、前記電流がベース
に供給されてスイツチング動作が制御される第２
のトランジスタと、この第２のトランジスタとと
もにスイツチング動作を行い、直流入力を断続し
てパルスに変換する第３のトランジスタとを備え
た複数のスイツチングレギユレータを設置し、そ
の中の一つのスイツチングレギユレータに前記第
３のトランジスタのベース・コレクタと第２のト
ランジスタとのベース・コレクタとの間にコンデ
ンサを介して閉ループを成して発振回路を構成す
るとともに、該スイツチングレギユレータで得ら
れた前記パルスに同期した基準波形出力を発生す
る基準波形発生回路を設置し、この基準波形発生
回路で得られた前記基準波形出力を他のスイツチ
ングレギユレータの前記第２のトランジスタのベ
ースに供給することを特徴とする電源装置。 ２ 前記基準波形発生回路は、前記パルスを積分
して前記基準波形出力を発生する積分回路を用い
たことを特徴とする特許請求の範囲第１項に記載
の電源装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095980A JPS58215927A (ja) | 1982-06-04 | 1982-06-04 | 電源装置 |
| DE8383105465T DE3369778D1 (en) | 1982-06-04 | 1983-06-01 | Power supply device |
| EP83105465A EP0096370B1 (en) | 1982-06-04 | 1983-06-01 | Power supply device |
| AT83105465T ATE25450T1 (de) | 1982-06-04 | 1983-06-01 | Stromversorgungseinrichtung. |
| US06/500,672 US4538101A (en) | 1982-06-04 | 1983-06-03 | Power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57095980A JPS58215927A (ja) | 1982-06-04 | 1982-06-04 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58215927A JPS58215927A (ja) | 1983-12-15 |
| JPH0126263B2 true JPH0126263B2 (ja) | 1989-05-23 |
Family
ID=14152302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57095980A Granted JPS58215927A (ja) | 1982-06-04 | 1982-06-04 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58215927A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2553588B (en) * | 2016-09-13 | 2020-06-24 | Ge Aviat Systems Ltd | Multi-semiconductor solid state power controllers and method for managing inductive switching transients thereof |
| JP6673948B2 (ja) * | 2018-01-29 | 2020-04-01 | ファナック株式会社 | 電源制御装置および電源制御装置の制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617777U (ja) * | 1979-07-19 | 1981-02-16 |
-
1982
- 1982-06-04 JP JP57095980A patent/JPS58215927A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58215927A (ja) | 1983-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538101A (en) | Power supply device | |
| US6058030A (en) | Multiple output DC-to-DC converter having enhanced noise margin and related methods | |
| US4529927A (en) | Apparatus for the control of a switched power regulator | |
| US5901054A (en) | Pulse-width-modulation control circuit | |
| US4779184A (en) | Switch mode power supply with reduced noise | |
| US3297936A (en) | Converter circuit employing pulse width modulation | |
| JP2012110867A (ja) | 圧電振動子駆動回路 | |
| US4788451A (en) | AC voltage stabilizer easily convertible into uninterruptible power supply (UPS) | |
| JPH0126263B2 (ja) | ||
| JPH06121778A (ja) | スイッチング周波数発生器 | |
| JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| JPH0139578B2 (ja) | ||
| JPS631587Y2 (ja) | ||
| US3958169A (en) | Eliminating dc-dc converter switching transients in digital systems | |
| JP3349213B2 (ja) | 自制式変換装置の制御回路 | |
| JP2863367B2 (ja) | 映像機器におけるスイッチングレギュレータ | |
| JP2838455B2 (ja) | 無停電電源装置 | |
| JP2623642B2 (ja) | 電圧共振型スイッチング電源の同期発生回路 | |
| JP2797503B2 (ja) | プッシュプル昇圧コンバータのパルス幅変調回路 | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| JPS5918864Y2 (ja) | スイッチング方式安定化電源装置の周波数同期回路 | |
| RU1786613C (ru) | Однотактный стабилизирующий преобразователь посто нного напр жени | |
| JPS631586Y2 (ja) | ||
| JP2000324803A (ja) | スイッチング電源回路 | |
| JPS6156712B2 (ja) |